Publication: MEMS microphone digital interfaces based on open-loop VCO-ADCs
Loading...
Identifiers
Publication date
2020-12
Defense date
2020-12-17
Authors
Advisors
Tutors
Journal Title
Journal ISSN
Volume Title
Publisher
Impact
Export
Abstract
In recent years, analog-to-digital converters (ADCs) designed with voltagecontrolled
oscillators (VCOs) have gained popularity due to their mostly
digital implementation, among other benefits. These analog-to-digital conversion
architectures can take advantage of the current miniaturization in
the complementary metal–oxide–semiconductor (CMOS) technology, specifically
in terms of die area, power consumption and scalability. Furthermore,
digital circuitry can be implemented in a semi-custom design flow
with available computer-aided design (CAD) tools, simplifying and making
less costly the design process. This dissertation proposes the development
and implementation of digital interfaces for capacitive microelectromechanical
systems (MEMS) microphones based on open-loop VCO-ADCs.
The design of open-loop VCO-ADC interfaces for sensors can be divided
into two different approaches. The first one is associated with the implementation
of the input-signal-to-frequency conversion stage, which consists
of the oscillator and the circuit for the interconnection between sensor and
oscillator. This part of the converter translates the analog input signal variation,
which is a voltage signal in a capacitive MEMS microphone, into a
frequency variation of the oscillator output signal. The design of this stage
is aimed to reduce the flicker and thermal noise contribution that limits
the ADC resolution. In the oscillator, these noise sources appear as phase
noise, which is demodulated after sampling as a low frequency noise. Another
limiting factor inherent to the oscillator in open-loop architectures
is the non-linear relationship between input signal and output frequency.
Usually, the estimation of the degradation caused by these impairments
is done by transient simulations that consume a significant computational
time. This complicates the iterative optimization in terms of phase noise,
power consumption and area during the oscillator design process. In this
thesis is proposed a methodology based on periodic steady state (PSS) and putacional significativo. Esto hace que se complique el diseño basado en
la optimización iterativa de parámetros del oscilador tales como el ruido
de fase, el consumo de potencia y el área. En esta tesis se propone una
metodología basada en simulaciones PSS y PNOISE para realizar una optimización iterativa del oscilador con un tiempo computacional reducido.
El segundo enfoque en el diseño de interfaces de lazo abierto basadas
en osciladores para sensores está relacionado con la etapa de conversión
de frecuencia a digital. Este circuito mayormente digital convierte la salida
del oscilador codificada en frecuencia a una secuencia digital, la cual
es proporcional a la variación de la señal analógica de entrada del convertidor.
Entre los objetivos de diseño más importantes para este bloque
se encuentran la mejora de la resolución del convertidor y la optimización
del consumo de potencia. Esto es abordado en esta tesis a través de la
propuesta de dos arquitecturas diferentes para la conversión de frecuencia
a digital. La primera de ellas utiliza un convertidor tiempo-digital para
mejorar la resolución del convertidor sin incrementar el orden del conformado
de ruido o la frecuencia del reloj del sistema, mientras que la segunda
se basa en una arquitectura novedosa de cuantificación gruesa-fina de bajo
consumo.
Para demostrar la viabilidad de las arquitecturas de conversión de datos
propuestas para micrófonos MEMS de tipo capacitivo, se han diseñado e
implementado dos prototipos en tecnología CMOS de 130 nm. El primer
chip implementado está basado en la arquitectura del convertidor tiempodigital,
el cual alcanza un rango dinámico de 100 dB-A con un punto de
sobrecarga acústica de 130 dBSPL. El segundo chip propuesto incorpora
un circuito de cuantificación grueso-fino con robustez frente a errores de
metaestabilidad y sincronización. Este ocupa un área activa de 0.04 mm2
con un consumo de potencia de 240 μW, alcanzando un rango dinámico
de 97 dB-A en un modo de operación normal. En un modo de operación
de potencia reducida alcanza un rango dinámico de 93 dB-A consumiendo
sólo 77 μW.
En los últimos años, los convertidores analógico-digitales diseñados con osciladores controlados por tensión han ganado una gran popularidad debido a su implementación con circuitos mayormente digitales, entre otras ventajas. Estas arquitecturas de conversión analógico-digital se benefician de la miniaturización actual de la tecnología CMOS, específicamente en términos de área, consumo de potencia y escalabilidad. Además, los circuitos digitales pueden ser implementados de manera semiautomática con las herramientas actuales de diseño asistido por ordenador, simplificando y reduciendo los costos del proceso de diseño. Esta tesis propone el desarrollo e implementación de interfaces digitales para micrófonos MEMS de tipo capacitivo empleando convertidores analógico-digitales implementados con osciladores controlados por tensión. El diseño de interfaces de conversión de datos de lazo abierto basadas en osciladores para sensores se puede entender mediante dos enfoques diferentes. El primero de ellos está asociado con la implementación de la etapa de conversión de la señal de entrada a frecuencia, la cual está conformada por el oscilador y el circuito encargado de la interconexión entre el sensor y el oscilador. Esta parte del convertidor traduce la variación de la señal analógica de entrada, la cual es una tensión en el caso de micrófonos MEMS de tipo capacitivo, en una variación de frecuencia de la señal de salida del oscilador. El diseño de esta etapa está enfocado en la reducción de los ruidos flicker y térmico que limitan la resolución del convertidor. Tales ruidos aparecen en el oscilador en forma de ruido de fase, el cual es demodulado después del muestreo como una componente de ruido de baja frecuencia. Otro factor limitante que aparece en el oscilador en arquitecturas de lazo abierto es la distorsión provocada por la no linealidad entre la señal de entrada y la frecuencia de oscilación. Usualmente, la estimación de la degradación causada por estas limitaciones is realizada mediante simulaciones transitorias, las cuales consumen un tiempo computacional significativo. Esto hace que se complique el diseño basado en la optimización iterativa de parámetros del oscilador tales como el ruido de fase, el consumo de potencia y el área. En esta tesis se propone una metodología basada en simulaciones PSS y PNOISE para realizar una optimización iterativa del oscilador con un tiempo computacional reducido. El segundo enfoque en el diseño de interfaces de lazo abierto basadas en osciladores para sensores está relacionado con la etapa de conversión de frecuencia a digital. Este circuito mayormente digital convierte la salida del oscilador codificada en frecuencia a una secuencia digital, la cual es proporcional a la variación de la señal analógica de entrada del convertidor. Entre los objetivos de diseño más importantes para este bloque se encuentran la mejora de la resolución del convertidor y la optimización del consumo de potencia. Esto es abordado en esta tesis a través de la propuesta de dos arquitecturas diferentes para la conversión de frecuencia a digital. La primera de ellas utiliza un convertidor tiempo-digital para mejorar la resolución del convertidor sin incrementar el orden del conformado de ruido o la frecuencia del reloj del sistema, mientras que la segunda se basa en una arquitectura novedosa de cuantificación gruesa-fina de bajo consumo. Para demostrar la viabilidad de las arquitecturas de conversión de datos propuestas para micrófonos MEMS de tipo capacitivo, se han diseñado e implementado dos prototipos en tecnología CMOS de 130 nm. El primer chip implementado está basado en la arquitectura del convertidor tiempo digital, el cual alcanza un rango dinámico de 100 dB-A con un punto de sobrecarga acústica de 130 dBSPL. El segundo chip propuesto incorpora un circuito de cuantificación grueso-fino con robustez frente a errores de metaestabilidad y sincronización. Este ocupa un área activa de 0.04 mm2 con un consumo de potencia de 240 μW, alcanzando un rango dinámico de 97 dB-A en un modo de operación normal. En un modo de operación de potencia reducida alcanza un rango dinámico de 93 dB-A consumiendo sólo 77 μW.
En los últimos años, los convertidores analógico-digitales diseñados con osciladores controlados por tensión han ganado una gran popularidad debido a su implementación con circuitos mayormente digitales, entre otras ventajas. Estas arquitecturas de conversión analógico-digital se benefician de la miniaturización actual de la tecnología CMOS, específicamente en términos de área, consumo de potencia y escalabilidad. Además, los circuitos digitales pueden ser implementados de manera semiautomática con las herramientas actuales de diseño asistido por ordenador, simplificando y reduciendo los costos del proceso de diseño. Esta tesis propone el desarrollo e implementación de interfaces digitales para micrófonos MEMS de tipo capacitivo empleando convertidores analógico-digitales implementados con osciladores controlados por tensión. El diseño de interfaces de conversión de datos de lazo abierto basadas en osciladores para sensores se puede entender mediante dos enfoques diferentes. El primero de ellos está asociado con la implementación de la etapa de conversión de la señal de entrada a frecuencia, la cual está conformada por el oscilador y el circuito encargado de la interconexión entre el sensor y el oscilador. Esta parte del convertidor traduce la variación de la señal analógica de entrada, la cual es una tensión en el caso de micrófonos MEMS de tipo capacitivo, en una variación de frecuencia de la señal de salida del oscilador. El diseño de esta etapa está enfocado en la reducción de los ruidos flicker y térmico que limitan la resolución del convertidor. Tales ruidos aparecen en el oscilador en forma de ruido de fase, el cual es demodulado después del muestreo como una componente de ruido de baja frecuencia. Otro factor limitante que aparece en el oscilador en arquitecturas de lazo abierto es la distorsión provocada por la no linealidad entre la señal de entrada y la frecuencia de oscilación. Usualmente, la estimación de la degradación causada por estas limitaciones is realizada mediante simulaciones transitorias, las cuales consumen un tiempo computacional significativo. Esto hace que se complique el diseño basado en la optimización iterativa de parámetros del oscilador tales como el ruido de fase, el consumo de potencia y el área. En esta tesis se propone una metodología basada en simulaciones PSS y PNOISE para realizar una optimización iterativa del oscilador con un tiempo computacional reducido. El segundo enfoque en el diseño de interfaces de lazo abierto basadas en osciladores para sensores está relacionado con la etapa de conversión de frecuencia a digital. Este circuito mayormente digital convierte la salida del oscilador codificada en frecuencia a una secuencia digital, la cual es proporcional a la variación de la señal analógica de entrada del convertidor. Entre los objetivos de diseño más importantes para este bloque se encuentran la mejora de la resolución del convertidor y la optimización del consumo de potencia. Esto es abordado en esta tesis a través de la propuesta de dos arquitecturas diferentes para la conversión de frecuencia a digital. La primera de ellas utiliza un convertidor tiempo-digital para mejorar la resolución del convertidor sin incrementar el orden del conformado de ruido o la frecuencia del reloj del sistema, mientras que la segunda se basa en una arquitectura novedosa de cuantificación gruesa-fina de bajo consumo. Para demostrar la viabilidad de las arquitecturas de conversión de datos propuestas para micrófonos MEMS de tipo capacitivo, se han diseñado e implementado dos prototipos en tecnología CMOS de 130 nm. El primer chip implementado está basado en la arquitectura del convertidor tiempo digital, el cual alcanza un rango dinámico de 100 dB-A con un punto de sobrecarga acústica de 130 dBSPL. El segundo chip propuesto incorpora un circuito de cuantificación grueso-fino con robustez frente a errores de metaestabilidad y sincronización. Este ocupa un área activa de 0.04 mm2 con un consumo de potencia de 240 μW, alcanzando un rango dinámico de 97 dB-A en un modo de operación normal. En un modo de operación de potencia reducida alcanza un rango dinámico de 93 dB-A consumiendo sólo 77 μW.
Description
Keywords
Analog-to-digital converter, MEMS microphone, Time-encoding, Analog-to-digital converters implemented with voltage-controlled oscillators (VCO-ADC)