Implementación hardware de un test estadístico para aplicaciones criptográficas con un circuito automático de seguridad

Guerra Munilla, Beatriz

Publication:
Implementación hardware de un test estadístico para aplicaciones criptográficas con un circuito automático de seguridad

dc.contributor.advisor	Vaskova, Anna
dc.contributor.author	Guerra Munilla, Beatriz
dc.contributor.departamento	UC3M. Departamento de Tecnología Electrónica	es
dc.date.accessioned	2012-03-01T16:59:44Z
dc.date.available	2012-03-01T16:59:44Z
dc.date.issued	2011
dc.date.submitted	2011-10-27
dc.description.abstract	Este proyecto propone una opción para un sistema de verificación de algoritmos criptográficos basado en el estudio de la aleatoriedad de una muestra de bits generada. Existen numerosos paquetes de pruebas estadísticas de entre las que se ha elegido el grupo desarrollado por el NIST ya que contiene un software libre del conjunto de test desarrollado en C. El estudio de esta memoria abarca la implementación hardware de una de estas pruebas con el fin de utilizar las prestaciones de alta velocidad computacional y versatilidad que ofrecen las FPGAs. Además se desarrolla un sistema de autentificación anti copia para este tipo de tecnología basado en el sistema de identificación DNA y la reconfiguración parcial del diseño.	es
dc.description.degree	Ingeniería Técnica en Electrónica	es
dc.format.mimetype	application/pdf
dc.identifier.uri	https://hdl.handle.net/10016/13598
dc.language.iso	spa	es
dc.rights	Atribución-NoComercial-SinDerivadas 3.0 España
dc.rights.accessRights	open access
dc.rights.uri	http://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subject.eciencia	Electrónica	es
dc.subject.other	Criptografía	es
dc.subject.other	Algoritmos criptográficos	es
dc.subject.other	Circuitos electrónicos	es
dc.title	Implementación hardware de un test estadístico para aplicaciones criptográficas con un circuito automático de seguridad	es
dc.type	bachelor thesis	*
dspace.entity.type	Publication