RT Generic
T1 Diseño y síntesis en VHDL del núcleo del microcontrolador 68HC05
A1 Fernández Saavedra, María Belén
AB En la memoria del presente proyecto se va a explicar el desarrollo de todo el proyecto. Para ello esta se ha dividido en los siguientes apartados:- Descripción general del microcontrolador 68HC05. Este apartado se encuentra en el capítulo 2 de la memoria. En él se pretende realizar una pequeña introducción al microcontrolador 68HC05. Para ello se explican sus características más importantes, los periféricos que puede llegar a tener y las diferentes versiones de dispositivos que componen la familia con las particularidades de cada uno.- Descripción del núcleo del microcontrolador. Este es el capítulo 3 de la memoria. En él se realiza una descripción más específica de cómo es el núcleo del microcontrolador, explicando sus modos de direccionamiento, las interrupciones que puede llegar a tener, así como se entra ya en detalle de las distintas partes que lo componen y la forma en que se ha diseñado cada una de ellas.- Juego de instrucciones del microcontrolador. Este apartado compone el capítulo 4 de la memoria y en él se enumera el conjunto de instrucciones del microcontrolador explicando concretamente cómo se ha realizado cada una de ellas.- Realización de pruebas y resultados obtenidos. Esta parte ocupa el capítulo 5 de la memoria y en él se relatan las diferentes pruebas realizadas para la verificación del correcto funcionamiento del diseño y de los resultados obtenidos al implantarlo en una FPGA. Así como cúal ha sido la FPGA y la placa de desarrollo utilizadas para ello.- Conclusiones, líneas futuras y anexos. Estas componen los últimos capítulos de la memoria y en ellos se dan a conocer las conclusiones obtenidas en el desarrollo del proyecto, los posibles trabajos futuros relacionados con el mismo y el código en VHDL utilizado para el diseño del núcleo.
YR 2004
FD 2004-06
LK https://hdl.handle.net/10016/17258
UL https://hdl.handle.net/10016/17258
LA spa
DS e-Archivo
RD 27 may. 2024