RT Dissertation/Thesis
T1 Contribución al reconocimiento de huellas dactilares mediante técnicas de correlación y arquitecturas hardware para el aumento de prestaciones
A1 Lindoso Muñoz, Almudena
AB Las huellas dactilares son un identificador biométrico ampliamente utilizado. Suuso se extiende desde aplicaciones policiales y forenses hasta aplicaciones civilesmuy comunes, como el control de accesos. Con la aparición de los primerossistemas automáticos de reconocimiento de huellas (AFIS, “Automatic FingerprintIdentification System”) se comenzó el desarrollo y utilización de algoritmos decomparación de huellas dactilares basados en minucias, que son puntos singularesdentro de la huella. Estos métodos se asemejan a la comparación visual realizadapor un experto, identificando la posición de los puntos singulares para su posteriorcomparación. Los métodos de comparación basados en minucias proporcionan unarespuesta precisa pero presentan numerosos inconvenientes. En primer lugar, lastécnicas de comparación basadas en minucias requieren un fuerte preprocesado delas imágenes que suelen introducir artefactos en las imágenes a comparar. Ensegundo lugar, estas técnicas solo toman una parte muy concreta de la informacióncontenida en la huella, sesgando con ello en gran medida la comparación.Actualmente los sensores de huellas dactilares son capaces de proporcionarimágenes de alta resolución y con alta calidad, utilizar únicamente las minucias parala comparación es desaprovechar el resto de la valiosa información contenida en lahuella.Los algoritmos basados en técnicas de correlación se presentan como candidatospara paliar los dos inconvenientes anteriormente mencionados. Estas técnicasutilizan el cálculo de la correlación cruzada como medida de similitud de lasimágenes. Por lo tanto se compara toda la información contenida en la huella y además, como no se requiere la extracción de características, se evita la complejaetapa de preprocesado requerida por los métodos basados en minucias. A pesar dehaber demostrado recientemente que con las técnicas basadas en correlación sepueden obtener resultados precisos [FVC2002], [FVC2004], estas técnicas siguensiendo minoritariamente estudiadas y utilizadas. La principal desventaja quepresentan es su alta carga computacional, requiriendo equipos de altas prestaciones,coste y tamaño.Esta tesis doctoral presenta algoritmos para la comparación de huellas dactilaresmediante técnicas de correlación así como arquitecturas hardware eficientes parasolventar los problemas de rendimiento que presentan estas técnicas.Se han propuesto dos algoritmos de comparación de huellas dactilares mediantetécnicas de correlación que son aportación original de esta tesis. Los algoritmospresentan dos soluciones diferenciadas según la resolución de las imágenes acomparar. Los métodos de alineamiento propuestos para cada uno de los algoritmostambién utilizan técnicas novedosas y son por tanto aportación original de esta tesis.El algoritmo de comparación de imágenes de baja resolución realiza una etapade alineamiento novedosa basada en la correlación del campo de orientación de lashuellas. A partir del desplazamiento y la rotación calculados se seleccionan laszonas de las huellas a comparar teniendo en cuenta el solape que existe entre lashuellas así como la calidad de las zonas elegidas. Una vez determinadas las zonas seutiliza la correlación cruzada como medida de similitud de las zonas.El algoritmo de comparación para imágenes de alta resolución selecciona zonascercanas al núcleo para efectuar la comparación. La selección del núcleo se efectúamediante una técnica novedosa que utiliza la transformada wavelet para determinarla posición del núcleo. La detección del núcleo se realiza sobre la imagendirectamente sin necesidad de aplicar ningún preprocesado previo. Una vezseleccionadas las zonas que contienen al núcleo, se realiza el cálculo de lacorrelación cruzada como medida de similitud de las imágenes.Los resultados experimentales para ambos algoritmos determinan que ambosmétodos son precisos en la comparación pero su rendimiento en implementaciones software es bajo. Esto es debido a que el rendimiento en ambos algoritmos se veafectado por la elevada carga computacional que acarrea el cálculo de la correlacióncruzada.En esta tesis también se han propuesto arquitecturas hardware para laaceleración del cálculo de la correlación cruzada. En concreto, se han propuesto dosarquitecturas hardware, una para el cálculo de la correlación en el dominio espacialy otra para el cálculo de la correlación en el dominio espectral. Así como unaarquitectura para realizar por hardware la normalización y poder así obtener unacorrelación normalizada. Todas las arquitecturas propuestas son aportación originalde esta tesis.La arquitectura espacial consta de una matriz sistólica de DSP slices querealizan MACs (“Multiplication ACcumulation”). En esta arquitectura cada DSPslice realiza una MAC y pasa el resultado al siguiente DSP slice de su misma fila.Por lo tanto, en cada fila de la matriz se calcula la correlación cruzada de una fila deambas imágenes. Después de un retardo inicial, los resultados se proporcionan cadaciclo de reloj.La arquitectura espectral se basa en la aplicación del teorema de la correlación yen la utilización de la transformada rápida de Fourier (FFT). Se han utilizadomódulos de cálculo de la FFT, que se han denominado FFT slices. En laarquitectura propuesta, cada FFT slice realiza la FFT de una fila de ambasimágenes. La arquitectura gestiona los FFT slices, así como memorias intermedias,para realizar el máximo número posible de FFTs en paralelo.Para la normalización se presentan arquitecturas recursivas que aprovechan elflujo de datos de las arquitecturas que calculan la correlación. Con estaaproximación es posible combinar ambos circuitos para integrarlos en un solo chip.Además de esto, al compartir el flujo de datos los resultados se generan a la vez, sindisminuir el rendimiento del sistema.Experimentalmente se ha comprobado la aceleración conseguida con lasarquitecturas propuestas mediante implementaciones de las arquitecturas en unaFPGA (“Field Programmable Gate Array”) de la familia Virtex 4 de Xilinx [Xil_V4]. Los resultados experimentales demuestran que con las arquitecturaspropuestas se pueden conseguir aceleraciones de hasta dos órdenes de magnitudrespecto a implementaciones en C en un PC de gama alta.También se han propuesto soluciones a nivel de sistema para la comparación dehuellas dactilares mediante técnicas de correlación. Estas soluciones presentan laintegración de las arquitecturas hardware propuestas en un SoPC (“System OnPogrammable Chip”). La arquitectura básica del SoPC propuesto consta de unmicroprocesador empotrado junto con un coprocesador hardware que realiza lastareas de complejidad elevada. Con esta arquitectura se busca una mejora en elrendimiento del sistema, aliviando la carga computacional del microprocesadorempotrado.Se proponen dos arquitecturas para el coprocesador hardware del SoPC que sonaportación original de esta tesis. La arquitectura estática se basa en la arquitecturaespacial propuesta, pero utilizando una única fila de DSP slices para realizar loscálculos. En esta arquitectura, el coprocesador se encarga de realizar las tareas demayor carga computacional y el microprocesador el resto de tareas necesarias parala comparación, incluyendo el envío de datos al coprocesador y la recomposición deresultados.La arquitectura dinámica se compone de un coprocesador reconfigurable degrano grueso que puede cambiar en tiempo de ejecución tanto la operación arealizar como el tamaño de las imágenes empleadas, implicando unredimensionamiento de la matriz de DSP slices del coprocesador. Lareconfiguración la realiza directamente el microprocesador empotrado, sinnecesidad de utilizar los mecanismos internos de reconfiguración de la FPGA. Estecoprocesador presenta una solución versátil a la par que eficiente. La pérdida deposibilidades frente a una reconfiguración de grano fino se ve compensada por unadisminución drástica del tiempo de reconfiguración que con la arquitecturapropuesta puede realizarse con tan solo cuatro transacciones de 32 bits.El sistema se ha prototipado para una FPGA Virtex 5 de Xilinx [Xil_V5]utilizando como microprocesador empotrado Microblaze [Xil_mblaze]. Los resultados experimentales obtenidos muestran que el SoPC diseñado es altamenteeficiente para diversas operaciones comunes en el campo del procesado deimágenes (CC, S, SS y transformada wavelet) superando en rendimiento aimplementaciones software en un PC de altas prestaciones. En el SoPC propuestotambién se ha implementado el algoritmo para imágenes de alta resoluciónpropuesto consiguiendo el mismo rendimiento que un PC de altas prestaciones.Con esta tesis doctoral se ha estudiado la comparación de huellas dactilaresmediante técnicas de correlación obteniendo resultados precisos con algoritmosnovedosos de comparación. Se ha demostrado que las técnicas de correlación sonunas técnicas prometedoras en el ámbito de la comparación de huellas dactilares,por la precisión obtenida así como por su capacidad de comparar la totalidad de lainformación contenida en la huella.También se han solventado los problemas de rendimiento que presentan estastécnicas mediante arquitecturas hardware específicas que proporcionanrendimientos elevados. .Las arquitecturas propuestas hacen posible cálculos decorrelación en tiempo real y en sistemas de bajo coste y tamaño. El SoPC concoprocesador dinámico propuesto presenta una solución muy versátil, ya que escapaz de modificar en tiempo de ejecución la tarea a realizar por el coprocesador, eltamaño de las imágenes y de la matriz de DSP slices, realizando el cálculo de formaeficiente para un conjunto de datos de gran tamaño.
YR 2009
FD 2009-02
LK https://hdl.handle.net/10016/5571
UL https://hdl.handle.net/10016/5571
LA spa
DS e-Archivo
RD 30 jun. 2024