Entorno de simulación acelerada por hardware para moduladores sigma-delta de tiempo continuo utilizando una FPGA

Abstract

Este proyecto tiene como principal objetivo la implementación de un modelo hardware de simulación para moduladores Sigma-Delta de Tiempo Continuo que permite acelerar el proceso de simulación de estos circuitos utilizando una FPGA (Field Programmable Gate Array), basándonos en un estudio realizado por Timon Brückner, Matthias Lorenz, Christoph Zorn, Joachim Becker, Wolgang Mathis y Maurits Ortmanns [1]. Un modulador Sigma-Delta de Tiempo Continuo constituye una técnica de conversión de señal analógica a señal digital que resulta ser una alternativa interesante para aplicaciones de alta velocidad, aun a pesar de que la simulación de estos moduladores consuma más tiempo que sus homólogos de tiempo discreto (debido al filtro de bucle analógico), ya que son especialmente insensibles a las imperfecciones del circuito y a las tolerancias de los componentes, disminuyendo así el ruido blanco generado. Por lo tanto, el modulador se diseñará de forma diferente a la habitual para que pueda ser implementado en una FPGA (Field Programmable Gate Array), reduciendo así el tiempo de simulación considerablemente en comparación a las simulaciones de simulink que se utilizan comunnmente, con el efecto añadido de que podrán simularse simultáneamente varios modelos en la FPGA sin que por ello disminuya la velocidad. Nos pareció interesante reproducir por nuestra cuenta como abordaban este problema, debido a que simular moduladores Sigma-Delta de Tiempo Continuo es una tarea generalmente complicada y en la que se invierte demasiado tiempo en caso de que tengan que simularse varios moduladores al mismo tiempo. Y este enfoque de hardware programable ofrece una enorme aceleración en comparación con el ambiente simulink comúnmente utilizado.