Processor Model for the Instruction Mapping Tool

Repositorio e-Archivo

Processor Model for the Instruction Mapping Tool

Autor(es): Mego, Roman
Editor: Carretero Pérez, Jesús
García Blas, Javier
Petcu, Dana
Fecha de edición: 2016-02
Cita: Carretero Pérez, Jesús; et.al. (eds.). (2016). Proceedings of the First PhD Symposium on Sustainable Ultrascale Computing Systems (NESUS PhD 2016). Timisoara, Romania. Universidad Carlos III de Madrid, ARCOS. Pp. 41-44.
ISBN: 978-84-608-6309-0
Agradecimientos: European Cooperation in Science and Technology. COST
Palabras clave: Processor model , Instruction mapping , VLIW
URI: http://hdl.handle.net/10016/22884
Derechos: Atribución-NoComercial-SinDerivadas 3.0 España
Atribución-NoComercial-SinDerivadas 3.0 España

Resumen:

This paper describes the model designed for the instruction mapping tool, which can be used for generating the low level assembly code for the digital signal processing algorithms. The model is based on the Very Long Instruction Word architecture. The Texas [+]

Nota:

Proceedings of the First PhD Symposium on Sustainable Ultrascale Computing Systems (NESUS PhD 2016) Timisoara, Romania. February 8-11, 2016.

Mostrar el registro completo del ítem

Impacto:

G o o g l e ™ Académico:Otros documentos del autor Processor Model for the Instruction Mapping Tool
 

Ficheros en el ítem

ADOBE PDF PREVIEW
Nombre: processor_mego_ne ...
Tamaño: 315.3Kb
Formato: PDF
OPENACCESS
*Click en la imagen del fichero para previsualizar.(Los elementos embargados carecen de esta funcionalidad)


Find Full text

Este ítem aparece en la(s) siguiente(s) colección(es)