Implementación de un generador TRNG en FPGA

e-Archivo Repository

Show simple item record

dc.contributor.advisor San Millán Heredia, Enrique
dc.contributor.author Castro Castilla, Gonzalo
dc.date.accessioned 2015-06-25T19:37:16Z
dc.date.available 2015-06-25T19:37:16Z
dc.date.issued 2013
dc.date.submitted 2013-10-10
dc.identifier.uri http://hdl.handle.net/10016/21199
dc.description.abstract El objetivo de este proyecto es el de implementar un TRNG siguiendo el modelo propuesto por Kohlbrenner y Lockheed. Este diseño hace extensible la arquitectura de TRNGs en FPGAs que no dispongan de PLLs. Los PLLs, o bucles de enganche de fase, son unos dispositivos que permiten generar osciladores con muy buenas características para construir un TRNG. Tienen un período constante, y permiten un ajuste muy preciso de su frecuencia de oscilación. No obstante, las FPGAs que disponen de PLLs tienen un coste superior al de aquellas que no los tienen. Este diseño plantea la posibilidad de sustituir los PLLs por unos bloques lógicos programables presentes en todas la FPGAs: los CLBs (Configurable Logic Blocks).
dc.format.mimetype application/pdf
dc.language.iso deu
dc.rights Atribución-NoComercial-SinDerivadas 3.0 España
dc.rights.uri http://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subject.other Electrónica de potencia
dc.subject.other FPGA (Field Programmable Gate Array)
dc.subject.other Generadores
dc.title Implementación de un generador TRNG en FPGA
dc.type bachelorThesis
dc.subject.eciencia Electrónica
dc.rights.accessRights openAccess
dc.description.degree Ingeniería Electrónica Industrial y Automática
dc.contributor.departamento Universidad Carlos III de Madrid. Departamento de Tecnología Electrónica
 Find Full text

Files in this item

*Click on file's image for preview. (Embargoed files's preview is not supported)


The following license files are associated with this item:

This item appears in the following Collection(s)

Show simple item record