Publication:
Implementación de un generador TRNG en FPGA

Thumbnail Image
Identifiers
URI: http://hdl.handle.net/10016/21199
Files
TFG_Gonzalo_Castro_Castilla.pdf (2.19 MB)
Publication date
2013
Defense date
2013-10-10
Authors
Advisors
Tutors
Journal Title
Journal ISSN
Volume Title
Publisher
Impact
Google Scholar
Export
Research Projects
Organizational Units
Journal Issue
Abstract
El objetivo de este proyecto es el de implementar un TRNG siguiendo el modelo propuesto por Kohlbrenner y Lockheed. Este diseño hace extensible la arquitectura de TRNGs en FPGAs que no dispongan de PLLs. Los PLLs, o bucles de enganche de fase, son unos dispositivos que permiten generar osciladores con muy buenas características para construir un TRNG. Tienen un período constante, y permiten un ajuste muy preciso de su frecuencia de oscilación. No obstante, las FPGAs que disponen de PLLs tienen un coste superior al de aquellas que no los tienen. Este diseño plantea la posibilidad de sustituir los PLLs por unos bloques lógicos programables presentes en todas la FPGAs: los CLBs (Configurable Logic Blocks).
Description
Keywords
Electrónica de potencia, FPGA (Field Programmable Gate Array), Generadores
Bibliographic citation
Collections
Trabajos Fin de Grado Escuela Politécnica Superior