Técnicas avanzadas de control e identificación de
convertidores electrónicos de potencia basados en la
utilización de SoC

Marlon Alberto Granda Carrillo

Tesis depositada en cumplimiento parcial de los requisitos para el
grado de Doctor en

Ingeniería Eléctrica, Electrónica y Automática

Universidad Carlos III de Madrid

Directores:

Pablo Zumel Vaquero

Cristina Fernández Herrero

Leganés, mayo 2021

Esta tesis se distribuye bajo licencia “Creative Commons **Reconocimiento – No Comercial**
– **Sin Obra Derivada**”.

“Amor, libertad y visibilidad”

AGRADECIMIENTOS

Ha sido un camino más largo de lo que me hubiese gustado, pero como norma general cumplir una planificación en un tiempo establecido es un objetivo cuyo cumplimiento siempre está condicionado, pero aquí estoy en la casilla final, entristecido por lo que acaba, pero motivado por lo que viene, por lo que inicia.

Empiezo agradeciendo a mi directora de tesis, la doctora Cristina Fernández y a mi director el doctor Pablo Zumel, gracias por las oportunidades proporcionadas.

A aquella gente maravillosa que he conocido durante el camino: Alba, Alberto, Jaime, Dahiana, Oscar y David.

Gracias a mi familia por su constante apoyo y confianza. Madre, siempre estaré del lado de las que luchan por la igualdad real, por ti, por mi hermana.

CONTENIDOS PUBLICADOS Y PRESENTADOS

1. P. F. Miaja, M. Granda, C. Fernandez, M. R. Rogina and P. Zumel, "Discrete-time modeling of pulse-width modulated DC-DC converters in sub-sampling conditions," in IEEE Journal of Emerging and Selected Topics in Power Electronics, doi: 10.1109/JESTPE.2021.3071526.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

2. M. Granda, C. Fernandez, A. Barrado and P. Zumel, "DC/DC Converter Output Capacitor characterization using identification techniques and DTW," 2020 IEEE Applied Power Electronics Conference and Exposition (APEC), New Orleans, LA, USA, 2020, pp. 1195-1200, doi: 10.1109/APEC39645.2020.9124167.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 6. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

3. M. Granda, C. Fernandez, P. Zumel, A. Fernandez-Herrero and A. Barrado, "Online Impedance Measurement of Cascaded DC/DC Converters," 2019 IEEE Applied Power Electronics Conference and Exposition (APEC), Anaheim, CA, USA, 2019, pp. 1351-1356, doi: 10.1109/APEC.2019.8722006.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 4. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

4. M. Granda, C. Fernández, P. Zumel, A. Lázaro y A. Barrado, "Ajuste automático de la amplitud de la perturbación PRBS para la identificación no paramétrica de convertidores conmutados de potencia CC/CC," 2019 Seminario Anual de Automática, Electrónica Industrial e instrumentación (SAAEI), Córdoba, España, 2019.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

5. P. Zumel, C. Fernández, M. Granda, A. Lázaro, A. Barrado. "Computer-Aided Design of Digital Compensators for DC/DC Power Converters," 2018 *Energies* 11, no. 12: 3251. <https://doi.org/10.3390/en11123251>
(La información presentada en este artículo está parcialmente incluida en el Capítulo 5. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)
6. P. F. Miaja, M. Granda, M. V. Simmonds, Q. Mannes, C. Fernandez, A. Fernandez and P. Zumel, "Discrete-time modelling of pulse-width modulated DC-DC converters in sub-sampling conditions," 2018 IEEE 19th Workshop on Control and Modeling for Power Electronics (COMPEL), Padua, 2018, pp. 1-7, doi: 10.1109/COMPEL.2018.8459991.
(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)
7. C. Fernandez, M. Granda, P. Zumel, M. Sanz, A. Lazaro and A. Barrado, "Identification system applied to the characterization of the input impedance of cascaded dc-dc converters," 2018 IEEE 19th Workshop on Control and Modeling for Power Electronics (COMPEL), Padua, 2018, pp. 1-6, doi: 10.1109/COMPEL.2018.8460041.
(La información presentada en este artículo está parcialmente incluida en el Capítulo 4. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)
8. M. Granda, P. Zumel, C. Fernández, A. Lázaro y A. Barrado, "Técnicas de identificación para la identificación completa en frecuencia de convertidores conmutados con control en lazo cerrado," 2017 Seminario Anual de Automática, Electrónica Industrial e Instrumentación (SAAEI), Valencia, España, 2017.
(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

9. M. Granda, C. Fernandez, P. Zumel and A. Barrado, "Quantization effects in the identification of the power converters frequency response," 2017 IEEE 18th Workshop on Control and Modeling for Power Electronics (COMPEL), Stanford, CA, 2017, pp. 1-6, doi: 10.1109/COMPEL.2017.8013373.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

10. P. Zumel, C. Fernandez, M. Granda, A. Lazaro, M. Sanz and A. Barrado, "Simple method of direct digital design of compensator for DC-DC converters," 2016 IEEE 17th Workshop on Control and Modeling for Power Electronics (COMPEL), Trondheim, 2016, pp. 1-6, doi: 10.1109/COMPEL.2016.7556745.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 5. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

11. C. Fernandez, P. Zumel, M. Granda, M. Sanz, A. Lazaro and A. Barrado, "SoC implementation of an autonomous identification and control system for DC/DC power converters," 2016 IEEE 17th Workshop on Control and Modeling for Power Electronics (COMPEL), Trondheim, 2016, pp. 1-6, doi: 10.1109/COMPEL.2016.7556739.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 3. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

12. M. Granda, P. Zumel, C. Fernández, A. Lázaro y A. Barrado, "Control de convertidores de potencia conmutados de alta frecuencia mediante microcontrolador: metodología de diseño," 2016 Seminario Anual de Automática, Electrónica Industrial e Instrumentación (SAAEI), Elche, España, 2016.

(La información presentada en este artículo está parcialmente incluida en el Capítulo 5. Todo el material de esta fuente incluido en la tesis no está señalado por medios tipográficos ni referencias)

OTROS MÉRITOS DE INVESTIGACIÓN

1. C. Fernandez, L. Ortega, M. Granda, P. Zumel and A. Barrado, "Online impedance measurement of the batteries and loads connected to a Modular Multi-Active Bridge Converter," 2019 20th Workshop on Control and Modeling for Power Electronics (COMPEL), Toronto, ON, Canada, 2019, pp. 1-6, doi: 10.1109/COMPEL.2019.8769613.

Resumen

En este trabajo se ha explorado una línea de investigación sobre nuevos controles digitales orientados a aplicaciones emergentes de los sistemas electrónicos de potencia. Se explota la capacidad de un sistema de identificación de obtener la dinámica de un convertidor de potencia en lazo abierto o lazo cerrado, asegurando el mínimo impacto en su funcionamiento en condiciones normales debido a la necesidad de introducir una señal de perturbación en la variable de control para registrar su respuesta y posterior procesamiento de las señales.

La integración completa de los diversos sistemas desarrollados en un mismo dispositivo digital permite ampliar las funcionalidades del sistema más allá de la identificación de la planta de un convertidor. Esto ha permitido el desarrollo e implementación de funciones como la determinación automática de la amplitud de la perturbación que establece un valor de magnitud de la perturbación empleada en el proceso de identificación adaptada al convertidor del cual se quiere obtener su dinámica, independientemente de su topología, asegurando un resultado lo suficientemente limpio para el cálculo y ejecución de su respectivo control a la vez que asegura la mínima interferencia en la señal de salida (por ejemplo, tensión de salida) cuando este funciona en lazo cerrado.

Se ha desarrollado la capacidad de identificar la impedancia de entrada en un sistema de convertidores o red de convertidores. Una típica causa de inestabilidad en estas redes es la disparidad entre la impedancia de salida del convertidor que alimenta un bus de continua y la impedancia de entrada de los convertidores CC/CC regulados que actúan como cargas (los que están conectados al bus). Este tipo de convertidores que actúan como carga normalmente funcionan como fuentes de potencia constante e introducen una impedancia negativa característica en baja frecuencia que tiende a oscilar con la impedancia de salida del convertidor que regula el bus. La condición necesaria que se debe cumplir es que la impedancia de salida del convertidor que regula el bus (convertidor fuente) tiene que ser menor que la impedancia de entrada equivalente de los convertidores a los que está alimentando (convertidores carga). La propuesta de esta tesis es profundizar

en la utilización de técnicas de identificación de la respuesta en frecuencia y en la caracterización de la impedancia de salida del convertidor fuente con el objetivo de poder diseñar un lazo de control que se autoajuste y minimice el riesgo de inestabilidades en este tipo de sistemas.

Disponer de un sistema de identificación funcional de la dinámica de un convertidor de potencia proporciona la capacidad de desarrollar o expandir aplicaciones. Una de las presentadas en este documento es el proceso de auto-diseño del sistema de control de un convertidor. Este sistema, a partir del diagrama de Bode identificado, está en capacidad de buscar la mayor frecuencia de cruce posible para un margen de fase establecido que aseguren la viabilidad del regulador diseñado.

Se ha desarrollado la capacidad de monitorización del estado de un convertidor de potencia a través de la estimación del valor de la impedancia de su condensador de salida. Se ha desarrollado un sistema que consta de dos subsistemas principales: el sistema de monitorización que se encarga de obtener el diagrama de Bode del convertidor mediante el sistema de identificación y comparar este con un modelo teórico en busca de diferencias significativas que en caso de encontrarse pasa al segundo subsistema; el segundo subsistema es el que se encarga de determinar la impedancia del condensador de salida. Este proceso busca estimar los valores de capacidad y resistencia serie equivalente (ESR) mediante el ajuste del modelo teórico a la medida experimental del diagrama de Bode identificado. El principal objetivo de este sistema es la de vigilar la salud de un convertidor de potencia y que sea capaz de dar aviso de un posible requerimiento de mantenimiento.

Por último, las plataformas digitales actuales de tipo *System on Chip* (SoC) proporcionan las capacidades de procesamiento y almacenamiento de datos suficientes como para permitir implementar sistemas sincronizados y con comunicación constante entre los diferentes procesos mediante buses de datos. Esto lleva a la consecución de un sistema autónomo u online y que ejecuta los procesos necesarios en el momento que sean requeridos.

Todos los procesos descritos en este documento se integran en una misma plataforma digital asegurando el comportamiento totalmente online del sistema, sin necesidad de equipos externos como ordenadores para el procesamiento de datos

(analítico o matemático). El ordenador sólo interviene en la recepción de los resultados finales, con el fin de depurar el funcionamiento del sistema (al principio del desarrollo) y documentar los resultados.

Tabla de contenidos

Resumen	XIII
Lista de acrónimos	XXI
CAPÍTULO I	1
Motivación, objetivos y estructura	1
1. Motivación.....	3
2. Objetivos.....	4
3. Estructura de la tesis	5
CAPÍTULO II.....	7
Introducción a los sistemas de identificación de convertidores	7
1. Introducción.....	9
2. Señales de perturbación	11
1.1 Señal de perturbación PRBS	12
1.2 Señal de perturbación multiseno	15
1.3 Señal de perturbación chirp.....	16
3. Identificación mediante análisis espectral	17
4. Identificación mediante correlación cruzada.....	18
5. Procesos para la mejora del resultado de la identificación	20
6. Identificación paramétrica y analítica del sistema.....	22
CAPÍTULO III	29
Aportaciones a la identificación no paramétrica de la respuesta en frecuencia de convertidores CC/CC	29
1. Sistema de identificación propuesto	31
1.1 Determinación de la amplitud de la señal de perturbación	31

1.1.1	Uso de la respuesta al impulso para la determinación del ruido.....	32
1.1.2	Cuantificación del ruido.....	33
1.1.3	Evolución de la desviación típica del ruido	34
1.2	Análisis en frecuencia con análisis de Fourier directo frente a la correlación cruzada.....	36
1.3	Post procesado de la medida: proceso de suavizado	40
2.	Aplicación del sistema de identificación a la caracterización de convertidores CC/CC	41
2.1	Sistema de identificación en lazo abierto.....	42
2.2	Sistema de identificación en lazo cerrado	43
2.3	Determinación del número de bits en el conversor analógico/digital	44
2.3.1	Modelo de simulación.....	44
2.3.2	Efectos de cuantificación del ADC en la amplitud de la perturbación .	46
2.4	Plataforma de desarrollo y distribución de procesos.....	51
2.5	Sistema de depuración y configuración	53
3.	Resultados experimentales	58
3.1	Topología de los convertidores	58
3.2	Determinación de la amplitud de la señal de perturbación: Evolución de la respuesta al impulso	61
3.3	Resultados de la identificación.....	66
3.3.1	Sistemas de identificación en lazo abierto y lazo cerrado	66
3.3.2	Sistemas de identificación en lazo abierto y lazo cerrado en condiciones de sub-muestreo.....	72
4.	Conclusiones.....	80
CAPÍTULO IV		83

**Aplicación a la identificación de la impedancia de convertidores CC/CC
en sistemas multi-convertidores..... 83**

1. Introducción..... 85
2. Identificación de la impedancia de entrada en sistemas multi-convertidores 86
3. Resultados experimentales 87
 - 3.1 Descripción del prototipo 87
 - 3.2 Resultados de la identificación..... 90
4. Conclusiones..... 96

CAPITULO V 99

Aplicación al Auto-Diseño del Sistema de Control 99

1. Introducción..... 101
2. Metodología de cálculo de los coeficientes del regulador..... 101
3. Proceso de auto-diseño 104
 - 3.1 Condiciones de viabilidad del diseño del regulador..... 104
 - 3.2 Espacio de diseño de reguladores viables 106
 - 3.3 Descripción del proceso 107
4. Resultados experimentales 112
 - 4.1 Datos de los convertidores 112
 - 4.2 Representación de resultados y validación..... 113
5. Conclusiones..... 119

CAPITULO VI 121

**Aplicación a la identificación paramétrica del condensador de salida de
convertidores CC/CC 121**

1. Introducción..... 123
2. Sistema de monitorización del estado del convertidor 124

2.1	Metodología empleada en la comparación de datos.....	125
2.2	Implementación del cálculo del modelo discreto	130
2.3	Sistema de monitorización	135
2.4	Determinación de la impedancia del condensador de salida.....	136
3.	Resultados experimentales	138
3.1	Datos de los convertidores	138
3.2	Simulación de degradación de la impedancia del condensador	139
3.3	Representación de resultados	140
4.	Conclusiones.....	148
CAPITULO VII.....		151
Conclusiones generales y líneas futuras		151
1.	Conclusiones generales.....	153
2.	Líneas futuras	156
Referencias.....		157

Lista de acrónimos

PRBS	Pseudorandom Binary Sequence
SNR	Signal-to-noise ratio
ADC	Analog-to-digital converter
PWM	Pulse-width modulation
DPWM	Digital pulse-width modulation
CC	Corriente continua
SISO	Single input-single output
FFT	Fast Fourier Transform
SoC	System on Chip
DPS	Distributed power system
FPGA	Field-programmable gate array
FRA	Frequency response analyzer
PID	Proporcional, integral y derivativa
MF	Margen de fase
ESR	Equivalent series resistance
DTW	Dynamic Time Warpingg

CAPITULO I

Motivación, objetivos y estructura

1. Motivación

El control de convertidores de potencia de alta frecuencia ha sufrido una marcada evolución en los últimos años debido a la aparición de dispositivos digitales de altas prestaciones y coste reducido, así como la extensión del control digital a nuevas aplicaciones.

La continua evolución de dispositivos digitales ha desembocado en la aparición de sistemas digitales configurables y programables de muy altas capacidades de computación a un coste abordable en numerosas aplicaciones en donde sobresalen los dispositivos *System on Chip* (SoC) que están basados en la integración de microprocesadores y FPGA en un mismo dispositivo. Las capacidades de procesamiento y almacenamiento de datos de estas plataformas permiten la implementación de múltiples procesos en un mismo dispositivo lo que dota al sistema de una mayor autonomía. Debido a que los sistemas SoC permiten mantener una comunicación fluida entre los diferentes procesos mediante buses de datos, tienen la capacidad de ejecutar los procesos en el momento que estos sean requeridos. Un sistema con estas características se denomina sistema online.

Las funcionalidades del control digital aplicado a convertidores electrónicos de potencia han evolucionado en los últimos treinta años en la línea de dotar de capacidad de autoadaptación a los reguladores frente a cambios de la dinámica de los sistemas de potencia ya sea por envejecimiento o comportamiento de la carga. Además de realizar la tarea de control y regulación, se han aplicado algoritmos de optimización online del funcionamiento del convertidor (ajuste de tiempos muertos [1], número de fases en funcionamiento [2], etc.) se incluyen capacidades de comunicación a través de los propios convertidores [3], se han extendido los controles predictivos y adaptativos a aplicaciones de bajo coste [4], se pueden simplificar los sistemas reduciendo el número de sensores y por tanto el coste [5]-[8], emulación en tiempo real de convertidores [9], etc.

Mención especial merecen los métodos de identificación de sistemas aplicados a la medida de la respuesta dinámica del convertidor en funcionamiento y con el mínimo impacto posible sobre la carga [10][11], mediante la inyección de perturbaciones (PRBS [10][12], multiseno [12]-[15]) en las señales de control del convertidor.

Siguiendo en esta línea, una de las funcionalidades que se pueden explotar mediante un sistema de control digital es la identificación de la dinámica de un convertidor de forma independiente a su estado (lazo abierto o lazo cerrado). Consiste en que el sistema de control sea capaz de medir la función de transferencia en forma de diagrama de Bode del convertidor de potencia a regular y que permita acomodar el algoritmo de control a la característica medida para cumplir con unos requisitos dinámicos marcados. El sistema de control tiene entonces una gran autonomía puesto que se puede aplicar a una diversidad de topologías de convertidores (reductores, elevadores, redes de convertidores, etc.) el cual puede tener en cuenta la evolución del sistema con el tiempo, puede considerar diferentes escenarios de carga o tensión, etc.

Esto deriva a establecer objetivos que amplíen las funcionalidades del sistema de control sumado a las capacidades de las plataformas digitales actuales. Se está en condiciones de ampliar los procesos de un sistema de control, que no se quede sólo en la regulación, y que esté todo integrado en un mismo dispositivo.

2. Objetivos

Este trabajo se desarrolla a partir de cuatro objetivos generales:

1. El desarrollo de un sistema de identificación con capacidad de obtener la respuesta en frecuencia en forma de diagrama de Bode de un convertidor de potencia funcionando en lazo abierto o lazo cerrado extendiendo su aplicación a sistemas multi-convertidores para la obtención del diagrama de Bode de la impedancia de entrada con su correspondiente validación experimental.
2. El diseño e implementación de un sistema que permita el diseño automático del regulador adaptado a un convertidor de potencia asegurando la viabilidad del diseño del regulador mediante el cumplimiento de los requisitos dinámicos y estabilidad además de su correspondiente validación experimental.
3. El diseño e implementación de un sistema que estime la impedancia del condensador de salida de un convertidor de potencia con la finalidad de mantener una monitorización del estado del convertidor y con capacidad de alertar de la necesidad de mantenimiento del equipo con su correspondiente validación experimental.

4. Implementación completa de todo el sistema desarrollado en la misma tarjeta digital sin requerimiento de procesamiento externo mediante ordenadores o equipos similares con el objetivo de conseguir un funcionamiento totalmente online.

3. Estructura de la tesis

Este trabajo se divide en varios capítulos donde se detalla el desarrollo de un sistema de identificación y aplicaciones siguiendo las pautas marcadas por los objetivos establecidos para su consecución.

El capítulo II describe las técnicas de identificación de análisis espectral y correlación cruzada aplicadas a un sistema de potencia. Los diferentes procesos que intervienen durante la identificación, así como también las técnicas que se utilizan para la reducción del ruido en el resultado final. También se indican los modelos teóricos empleados y que son útiles en la validación del funcionamiento del sistema desarrollado.

El capítulo III presenta el sistema de identificación mediante los procesos empleados para su implementación. Explica el funcionamiento de la determinación automática de la amplitud de la perturbación en el proceso de identificación del convertidor. Justifica el uso del análisis de Fourier directo en sustitución de la correlación cruzada. Detalla la capacidad de identificación de la planta del convertidor en los estados de lazo abierto y lazo cerrado y presenta su validación mediante medidas experimentales comparadas con los resultados teóricos.

El capítulo IV detalla la aplicación del sistema de identificación desarrollado a sistemas multi-convertidores para la obtención de la impedancia de entrada en lazo abierto o lazo cerrado con sus correspondientes medidas experimentales para su validación.

El capítulo V describe el proceso de auto-diseño del sistema de control. Detalla la metodología de cálculo de los coeficientes del regulador utilizada, las condiciones impuestas en el diseño del regulador para asegurar su factibilidad además de detallar el funcionamiento del proceso de auto-diseño del sistema de control. También se indica la metodología de validación empleada y se proporcionan resultados experimentales.

El capítulo VI detalla el proceso de caracterización de la impedancia del condensador de salida en convertidores CC/CC. Explica el funcionamiento del proceso utilizado para la comparación de señales que permita detectar cambios en la respuesta en frecuencia del convertidor, además se detalla su simplificación para la implementación en dispositivos digitales con menos recursos que un ordenador. Se indica el funcionamiento del sistema de monitorización y el proceso de estimación de la impedancia del condensador cuando se ha detectado un cambio de la dinámica del convertidor. También se detalla el proceso de simulación de la degradación del condensador utilizada y se presentan los resultados experimentales obtenidos con su correspondiente validación.

Por último, en el capítulo VII se presentan las conclusiones obtenidas del trabajo desarrollado y la propuesta de ampliación del sistema de cara al trabajo futuro.

CAPITULO II

Introducción a los sistemas de identificación de convertidores

suficientemente menor que la frecuencia de conmutación, se pueden descartar esas altas frecuencias y no considerar en el comportamiento dinámico del sistema más que la componente a la frecuencia de perturbación. Para el ejemplo del convertidor elevador considerado, en la Figura 2b se muestran las diferentes respuestas en frecuencia del convertidor para los dos puntos de operación considerados.

Figura 2 Considerando una tensión de entrada igual a 8V: (a) Tensión de salida del convertidor elevador en función del ciclo de trabajo; (b) Diagrama de Bode de la respuesta en frecuencia del elevador para los puntos de ciclo de trabajo.

Al poder analizar los convertidores conmutados como LTIs, su respuesta en frecuencia puede ser representada mediante una función de transferencia o un diagrama

de Bode. Además, para caracterizar su dinámica se pueden aplicar técnicas de identificación típicas de este tipo de sistemas.

La dinámica de un convertidor de potencia se puede obtener mediante el uso de técnicas analíticas, de simulación o experimentales. La aproximación analítica ha sido ampliamente estudiada para los convertidores conmutados. Tiene la ventaja de permitir valorar fácilmente la influencia de todos los parámetros del circuito considerados en el modelo. Sin embargo, para su obtención en general hay que realizar una serie de suposiciones que obligan a establecer un compromiso entre la precisión y la complejidad del modelo. Las técnicas de simulación permiten incrementar la complejidad de los modelos, pero implican el uso de modelos de simulación precisos y un conocimiento detallado de todos los elementos que componen el circuito, lo cual no siempre es sencillo. Además, el número de simuladores en el mercado que permiten obtener la respuesta en frecuencia de un convertidor conmutado es limitado. PSIM, PLECs y Simetrix permiten obtener el diagrama de Bode de un circuito conmutado, pero los simuladores basados en SPICE no lo permiten, en general, de una forma sencilla y directa.

En el enfoque experimental se tiene la ventaja de que este considera todos los efectos que intervienen en un convertidor (ruido eléctrico, error de medida, etc.) y que a veces son difíciles de considerar y cuantificar en una simulación. En este trabajo se pone especial enfoque en las técnicas experimentales para la obtención de la respuesta en frecuencia de un convertidor de potencia mediante el uso de técnicas de identificación no paramétricas.

A continuación, se detallan las típicas señales de perturbación y los principales métodos de identificación no paramétrica para la caracterización dinámica de un convertidor de potencia.

2. Señales de perturbación

La señal de perturbación más sencilla para la identificación de sistemas lineales es la señal sinusoidal, ya que perturba el sistema únicamente en la frecuencia de interés. Sin embargo, al excitar un único tono, la identificación de la respuesta en frecuencia de un sistema requiere realizar múltiples ensayos variando la frecuencia de la sinusoide en el margen del ancho de banda de interés.

Dos de los parámetros más importantes para el diseño de la señal de perturbación son las frecuencias a excitar y la amplitud en el dominio del tiempo.

Considerando que el sistema es LTI, si el ensayo se realiza tomando ciertas precauciones que se describirán más adelante, puede identificarse todo el ancho de banda perturbando simultáneamente múltiples frecuencias adecuadamente repartidas en el ancho de banda de interés.

Desde el punto de vista de la amplitud en el dominio del tiempo, ésta ha de ser lo suficientemente grande para obtener un buen valor de la relación señal-ruido y lo suficientemente pequeña para evitar desplazar al sistema a la región de no linealidad (respuesta en frecuencia dependiente del punto de operación o saturación).

Por otro lado, se tiene el factor de cresta que es una figura de mérito que permite valorar cómo de bien repartida está la energía de una señal en el dominio del tiempo [16][17]. La expresión matemática del factor de cresta se indica en (1) donde, u_{max} es el valor pico de la señal u y u_{rms} es su valor eficaz. El factor de cresta de una señal sinusoidal es por tanto igual a $\sqrt{2}$, lo que puede servir como valor de referencia.

$$CF = \frac{\max\{|u(t)|\}}{\sqrt{u^2(t)}} = \frac{u_{max}}{u_{rms}} \quad (1)$$

1.1 Señal de perturbación PRBS

La *pseudo-random binary sequence* (PRBS) es una señal que se aproxima a ruido blanco, cuya auto-correlación es un pulso de Dirac (Figura 3a), su valor medio es cero y tiene una densidad del espectro plana [18]. Aunque sea determinista, su característica pseudo-aleatoria es debida a que genera valores al azar en donde un valor de un elemento es independiente de los valores de cualquiera de los otros elementos, lo que conlleva a que presente un comportamiento similar a las secuencias aleatorias, pero que siempre se obtiene el mismo patrón de datos cuando se genera la señal de forma repetitiva. Un ejemplo de señal PRBS se representa en la Figura 3b.

Figura 3 (a) Resultado de la auto-correlación de una señal PRBS; (b) Ejemplo de señal PRBS.

Esta señal es fácil de generar mediante un registro de desplazamiento y una operación XOR entre dos bits de dicho registro, que dependen de la longitud de la PRBS [19]. En la Figura 4 se presenta un ejemplo gráfico para la generación de una PRBS de 11 bits. A la salida del registro de desplazamiento se obtienen valores binarios, donde en el caso de tener un 1 lógico se corresponde con un valor $-m$, mientras que cuando se obtiene un 0 lógico se corresponde con un valor $+m$, siendo m la amplitud de la perturbación que es la que se suma o resta a la señal perturbada, por ejemplo, el ciclo de trabajo de las señales de conmutación de un convertidor de potencia.

Figura 4 Registro de desplazamiento para generación de PRBS de 11 bits.

En una implementación experimental, la señal PRBS puede ser generada fácilmente online o bien generada previamente y almacenar su patrón para ser reutilizado cuando sea necesario. En cuanto a optimización de recursos la mejor opción es la generación online ya que se evitaría crear un vector de datos y se obtendría la señal de perturbación bit a bit.

Los parámetros más importantes en el diseño de la perturbación son: la longitud, la amplitud y la frecuencia a la que se aplica.

La longitud de la PRBS y la frecuencia de aplicación determinan la frecuencia mínima y frecuencia máxima en el que está comprendido el resultado de la identificación, y están determinadas por las expresiones (2) y (3), donde N es el número de bits de la PRBS y f_{PRBS} es la frecuencia de aplicación. En este ancho de banda la magnitud del espectro de la perturbación es plana. Sin embargo, es importante resaltar que la perturbación no es de ancho de banda limitada y hay componentes armónicas para frecuencias mayores que la frecuencia máxima a la que se identifica, aunque sus amplitudes decrecen al aumentar la frecuencia. Además, la longitud de la PRBS establece la resolución en frecuencia de la identificación [20] y cuya expresión coincide con la que establece la frecuencia mínima (2). Generalmente la frecuencia de aplicación de la PRBS coincide con la frecuencia de muestreo del proceso de identificación.

$$f_{min} = \frac{f_{PRBS}}{2^N - 1} \quad (2)$$

$$f_{max} = \frac{f_{PRBS}}{2} \quad (3)$$

La amplitud de la perturbación PRBS es el parámetro más crítico, ya que ha de ser lo suficientemente pequeña para evitar desplazar al sistema a la región de no-

linealidad e interferir lo menos posible en el funcionamiento del convertidor, y lo suficientemente grande para obtener una buena relación señal-ruido (SNR).

Por otro lado, el reparto de la energía a lo largo del tiempo para esta señal es muy adecuado, siendo el factor de cresta de la señal de la Figura 3b igual a 1.

1.2 Señal de perturbación multiseno

De forma matemática, la señal multiseno se define como una suma de sinusoides armónicamente relacionadas con amplitud variable definida por la expresión (4) con f_k establecida en la expresión (5). Donde T es el periodo de medida, l_k es un número entero positivo y φ_k es la fase de la componente k [16][21].

$$u(t) = \sum_{k=1}^N a_k \cdot \sin(2 \cdot \pi \cdot f_k \cdot t + \varphi_k) \quad (4)$$

$$f_k = \frac{l_k}{T} \quad (5)$$

Uno de los parámetros de diseño de la señal multiseno es la amplitud de los tonos a_k . En general la amplitud de los tonos se determinan para mantener el espectro plano. Otro parámetro clave es la fase de los tonos, que debe ser elegida para minimizar el factor de cresta de la señal multiseno final [16][17] para evitar problemas relacionados con la amplitud, para lo que existen distintos algoritmos. Mediante la combinación del cálculo de las fases y la amplitud de los tonos se determina la amplitud de la señal multiseno en el dominio del tiempo [13].

En la Figura 5 se presenta un ejemplo de señal multiseno generada para tonos de frecuencias múltiplos de 48,82Hz compuesta por un total de 2048 puntos de excitación. En este caso el factor de cresta de la señal es 1,457. Este valor da una idea del buen reparto de la energía en el dominio del tiempo, puesto que solo es 1,03 veces mayor que el de una sinusoidal pura, pese a excitar 2048 tonos.

Figura 5 Señal multiseno con frecuencia base de 48,82Hz y un total de 2048 puntos de excitación

1.3 Señal de perturbación chirp

La señal chirp es una señal periódica sinusoidal de frecuencia variable cuya expresión se indica en (6) y (7). Donde el rango de frecuencias lo establecen los parámetros f_1 y f_2 , siendo estas las frecuencias mínima y máxima respectivamente y T es el periodo de medida [17].

$$u(t) = \sin[(a \cdot t + b) \cdot t], \quad 0 \leq t \leq T \quad (6)$$

$$a = \frac{\pi \cdot (f_2 - f_1)}{T} ; \quad b = 2 \cdot \pi \cdot f_1 \quad (7)$$

Otro parámetro de la señal chirp es la frecuencia instantánea que se calcula mediante (8) mientras que en (9) se indican las expresiones que corresponden a cada parámetro.

$$\omega_i = \omega_1 + \frac{t}{T} \cdot (\omega_2 - \omega_1) \quad (8)$$

$$\omega_1 = 2 \cdot \pi \cdot f_1 ; \quad \omega_2 = 2 \cdot \pi \cdot f_2 \quad (9)$$

Esta señal es fácil de generar con circuitos analógicos y presenta un factor de cresta igual a 1,41 que corresponde a una sinusoidal pura, pero tiene un inconveniente debido a que presenta un factor de tiempo mayor que otras señales multifrecuencias como la señal multiseno [21].

En la Figura 6 se presenta un ejemplo de señal de perturbación chirp, donde su frecuencia de muestreo es 1KHz en un rango de periodo $0 \leq t \leq 2$ segundos, la frecuencia instantánea en el instante $t = 0$ es cero y en el instante $t = 1s$ es 250Hz.

Figura 6 Señal chirp con una frecuencia de muestreo de 1KHz y rango de tiempo $0 \leq t \leq 2s$

3. Identificación mediante análisis espectral

Una forma de obtener la respuesta en frecuencia de un convertidor es mediante la aplicación de una señal de amplio ancho de banda como señal de perturbación [11] [13] [14] para posteriormente aplicar el análisis de Fourier a las señales de entrada y salida para la obtención final del diagrama de Bode. En este caso, por tanto, la respuesta en frecuencia del sistema está caracterizada a través de su representación gráfica en forma de diagrama de Bode.

Algunas señales típicas que se utilizan para la aplicación del método espectral son el multiseno, la señal chirp o la PRBS que se han detallado en la sección anterior. Entre estas señales, el multiseno presenta la ventaja de ser de banda limitada y muy fácil de generar en el dominio de la frecuencia.

Por otro lado, en cuanto a implementación en un dispositivo digital se refiere, aunque la señal multiseno es fácil de generar esta presenta un mayor consumo de recursos y tiempo (4) que la implementación de la señal PRBS que se reduce a un registro de desplazamiento con operación binaria.

El análisis espectral se resume en seleccionar y establecer los parámetros de la señal de perturbación, perturbar el parámetro de control del sistema de potencia a identificar, registrar su respuesta y finalmente aplicar la transformada de Fourier sobre las señales de entrada y salida para posteriormente restar estas, consiguiendo así la respuesta en frecuencia del convertidor [11][14]. En la Figura 7 se representa mediante diagrama de bloques la identificación mediante análisis espectral.

Figura 7 Representación gráfica de la identificación por análisis espectral.

4. Identificación mediante correlación cruzada

La correlación cruzada proporciona la similitud entre dos señales, en donde la segunda señal puede ser una versión alterada de la primera, por ejemplo, por una señal de ruido o porque incluye una señal que contiene la respuesta de la dinámica de un sistema. Cuando ambas señales son iguales se pasa a hablar de la autocorrelación. La correlación cruzada es una función ampliamente utilizada en sistemas de identificación, por ejemplo, en reconocimiento de patrones de voz [12][22]. La correlación cruzada se define como la integral del producto de dos funciones, una desplazada de la otra por un valor τ en un intervalo $a < t < b$ y su expresión se indica en (10).

$$R_{xh}(\tau) = x(\tau) ** h(\tau) = \int_a^b x(t)h(t + \tau)dt = \langle x(t)h(t + \tau) \rangle \quad (10)$$

La correlación cruzada es una técnica de identificación no paramétrica que se utiliza para la obtención de la respuesta al impulso de un sistema lineal [12][19][23]. Considerando el sistema lineal como un sistema discreto invariante en el tiempo [19] la señal de salida muestreada se puede describir con la expresión (11), donde $y[n]$ es la

señal de salida muestreada, $x[k]$ es la señal de entrada muestreada, $h[k]$ es la respuesta al impulso del sistema en tiempo discreto, N es la longitud de las señales y $r[n]$ contiene las diferentes fuentes de ruido presentes en el sistema como el ruido de cuantificación del ADC, el ruido de conmutación, etc.

$$y[n] = \sum_{k=-N}^{N-1} h[k] \cdot x[n-k] + r[n] \quad (11)$$

Considerando que el sistema es un convertidor de potencia CC/CC y estableciendo que la señal de salida muestreada es la tensión de salida del convertidor $v_o[n]$ y que la señal de entrada es la señal de perturbación PRBS aplicada al ciclo de trabajo nominal $d_{PRBS}[n]$ la expresión cambia a (12).

$$v_o[n] = \sum_{k=-N}^{N-1} h[k] \cdot d_{PRBS}[n-k] + r[n] \quad (12)$$

Las expresiones (13) y (14) determinan la correlación cruzada $G_{dv}[n]$ entre la señal PRBS y la señal de tensión de salida muestreada, donde $G_{dd}[n]$ es la autocorrelación de la señal de entrada y $G_{dr}[n]$ es la correlación de la señal de entrada y el ruido.

$$G_{dv}[n] = \sum_{k=-N}^{N-1} d_{PRBS}[k] \cdot v_o[k+n] \quad (13)$$

$$G_{dv}[n] = \sum_{k=-N}^{N-1} h[k] \cdot G_{dd}[n-k] + G_{dr}[n] \quad (14)$$

Una de las características de la PRBS es su aproximación a ruido blanco lo que conlleva que su autocorrelación $G_{dd}[n]$ sea una función delta ideal. Considerando esto se obtiene la expresión (15) donde la correlación entre las señales de entrada y salida $G_{dv}[n]$ corresponde a la respuesta al impulso $h[n]$ más el ruido correlacionado con la señal de entrada $G_{dr}[n]$, que es lo que se obtiene en casos reales. Por otro lado, en un sistema ideal donde el ruido sería inexistente la expresión (15) se reduce a la expresión (16), donde de forma directa la respuesta al impulso se obtiene mediante la aplicación de la correlación cruzada a las señales de entrada y salida.

$$G_{dv}[n] = h[n] + G_{dr}[n] \quad (15)$$

$$G_{dv}[n] = h[n] \quad (16)$$

Como se ha detallado en la sección previa la señal PRBS generada a través de un registro de desplazamiento proporciona valores binarios que determinan cuando se suma o resta un valor de perturbación m a la señal de control, siendo ésta el ciclo de trabajo nominal al que funciona el convertidor de potencia. Esto es importante, ya que antes de aplicar la correlación cruzada es necesario restar a $d_{PRBS}[n]$ su valor medio, que coincide con el ciclo de trabajo nominal, para mantenerlo en cero y la influencia de la magnitud de la perturbación, que se consigue dividiendo la señal $d_{PRBS}[n]$ entre el valor m . Estas operaciones también se aplican a la señal de salida $v_o[n]$.

Si el objetivo es la identificación de la respuesta en frecuencia del sistema, una vez aplicada la correlación cruzada a las señales de entrada y salida y obtenida la respuesta al impulso, se aplica la transformada de Fourier para la obtención de la respuesta en frecuencia en forma de diagrama de Bode. Esta es la principal diferencia con la identificación mediante análisis espectral, debido que la transformada de Fourier no se aplica directamente sobre las señales de entrada y salida si no sobre la respuesta al impulso del sistema. La Figura 8 representa el diagrama de bloques de la identificación mediante correlación cruzada.

Figura 8 Representación gráfica de la identificación mediante correlación cruzada.

5. Procesos para la mejora del resultado de la identificación

Como se indica en la expresión (15) en casos reales no se obtiene solo la respuesta al impulso del sistema, si no que esta viene acompañada de la contribución a la salida por

parte del ruido. Debido a esto es común emplear diversas técnicas que permitan minimizar el efecto del ruido en los resultados de la identificación.

La Figura 9 representa el diagrama de las técnicas de pre- y post-procesamiento empleadas en [12], donde la señal de perturbación es una PRBS y la técnica de identificación la correlación cruzada.

Uno de los procesos empleados es la utilización de filtros denominados filtros de pre-énfasis y de-énfasis. Estos filtros son utilizados en transmisiones de radio FM para reducir la degradación de la señal debido al ruido [24]. El funcionamiento del filtro de pre-énfasis es dar una forma espectral que permita priorizar la señal que se inyecta en un sistema, de manera que sea menos susceptible al ruido eléctrico y de cuantificación (debido al ADC). De la misma manera, es necesario eliminar esa modificación espectral realizada a la señal de entrada para evitar obtener un resultado alterado de la identificación, este filtro es el denominado filtro de de-énfasis.

En un sistema de identificación de la respuesta en frecuencia de un convertidor el filtro de pre-énfasis se aplica a la señal de perturbación que es la que se inyecta en el sistema y el filtro de de-énfasis se aplica a la señal de salida muestreada.

Otro de los procesos es el truncamiento. Este proceso trata de eliminar parte de la respuesta al impulso que considera que no contiene información de la dinámica del convertidor de potencia que se quiere identificar. Determinar la zona de la respuesta al impulso que aporta la información y la zona que sólo contiene ruido no es fácil. La solución que aportan en [12] es mantener los valores de la primera mitad de la respuesta al impulso y la segunda mitad igualar sus valores a cero debido a que consideran que es ruido. Esto no funcionará siempre, ya que depende de la dinámica del convertidor cuya respuesta al impulso puede contener la información del sistema de potencia más allá de la primera mitad de sus datos.

El último proceso es el suavizado del diagrama de Bode del convertidor identificado. Este proceso se aplica una vez obtenidos el módulo y fase del convertidor. Se trata de la utilización de un proceso de suavizado espectral que depende de la frecuencia y que usa un ancho de banda relativo en lugar de un ancho de banda constante mediante la aplicación de ventanas espectrales, utilizado en aplicaciones de audio [25]. Lo crítico de la aplicación de este tipo de procesos es evitar alterar la dinámica real del convertidor,

por lo que es necesario considerar factores como la densidad de puntos que depende de la década de frecuencia al tratarse de una representación en escala logarítmica. La implementación propuesta en [12] y [26] aplica el proceso de suavizado mediante ventanas que consideran esa densidad de puntos, pero reduciendo el proceso al cálculo de la media móvil de los datos.

Figura 9 Diagrama de bloques de la identificación mediante correlación cruzada que incluye los procesos para la reducción de ruido.

6. Identificación paramétrica y analítica del sistema

Una de las formas de conocer la dinámica de un sistema de potencia es mediante su modelo teórico. En ocasiones cuando se requiere diseñar el regulador de un convertidor de potencia cuya accesibilidad para medir su planta de forma experimental es muy limitada, se recurre a los modelos teóricos cuando sus parámetros son conocidos. Otra utilidad del modelo teórico de un convertidor es su uso para la validación de un sistema de identificación de la respuesta en frecuencia siendo este el caso que resulta de interés en este trabajo.

La respuesta en frecuencia teórica se puede obtener mediante el modelo promediado en pequeña señal. Este modelo es válido en sistemas de potencia donde todos sus elementos son analógicos (regulador, PWM, etc.) pero presenta inconvenientes

cuando se trata de un convertidor con sistema de control digital el cual introduce un nuevo parámetro: la frecuencia de muestreo. Los efectos que introduce el muestreo debido al DPWM (*digital pulse-width modulation*) hace que el modelo teórico en pequeña señal no sea tan preciso en la descripción de la dinámica real del convertidor debido a que no considera estos efectos [27][28].

Una solución es la discretización del modelo promediado en pequeña señal [29] donde este proceso considera el retraso que introduce el muestreo. Se dispone de un tercer método de cálculo de la función de transferencia de un convertidor de potencia que es el modelo discreto, que presenta una mayor precisión que los modelos promediados discretizados [30]-[32]. Este modelo considera los efectos de aliasing introducidos por el muestreo que no considera el modelo promediado en pequeña señal, además de tener en cuenta la forma de generación del DPWM (*trailing-edge*, *leading-edge* o modulación simétrica) [31]. Este modelo discreto es el que describe con precisión la respuesta en frecuencia obtenida mediante un sistema de identificación implementados en plataformas digitales y, por tanto, es el más adecuado para validar dicho sistema, y a la inversa, el sistema de identificación es totalmente adecuado para medir la respuesta en frecuencia de un convertidor con control digital.

Siguiendo con el modelo discreto, el espacio de estados que representa a un convertidor se indica en la expresión (17). Las expresiones en (18) determinan las matrices que componen el espacio de estados correspondiente al convertidor reductor, mientras que las expresiones en (19) corresponden al convertidor elevador, donde: r_c es la resistencia serie equivalente del condensador, r_L es la resistencia serie equivalente de la inductancia, R_{load} es la carga del convertidor, L es la inductancia y C es la capacidad del condensador de salida.

La matriz E_c del espacio de estados no se indica en ninguno de los dos convertidores debido a que no son necesarias en el cálculo del modelo discreto. Un desarrollo más detallado de estas matrices se puede encontrar en [31].

En las expresiones (20)-(23) se muestran las expresiones correspondientes para el cálculo de φ (matriz de estados de pequeña señal) y γ (matriz de control a estados de pequeña señal) que dependen del tipo de modulación utilizada en el DPWM. En este caso se muestran las expresiones correspondientes a un modulador *trailing-edge*, donde T_s es

el periodo de muestreo, t_d es el retraso de tiempo entre el instante de muestreo y el instante en el que el ciclo de trabajo se hace efectivo, N_r es la amplitud de la rampa del PWM, D es el ciclo de trabajo y D' es el ciclo de trabajo complementario ($D' = 1 - D$). Estas expresiones son necesarias para la obtención final de las funciones de transferencia corriente/ciclo de trabajo (G_{id}) y tensión/ciclo de trabajo (G_{vd}) mediante (24).

$$\begin{bmatrix} \frac{di_L}{dt} \\ \frac{dv_c}{dt} \end{bmatrix} = A_c \begin{bmatrix} i_L(t) \\ v_c(t) \end{bmatrix} + B_c \begin{bmatrix} V_g \\ I_o \end{bmatrix}$$

$$\begin{bmatrix} i_L(t) \\ v_o(t) \end{bmatrix} = C_c \begin{bmatrix} i_L(t) \\ v_c(t) \end{bmatrix} + E_c \begin{bmatrix} V_g \\ I_o \end{bmatrix} \quad (17)$$

$$r_{par} = \frac{r_c}{1 + r_c/R_{load}}$$

$$A_1 = A_0 = \begin{bmatrix} -\frac{1}{L} \cdot (r_{par} + r_L) & -\frac{1}{L} \cdot \frac{1}{1 + r_c/R_{load}} \\ \frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & -\frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$B_0 = \begin{bmatrix} 0 & \frac{r_{par}}{L} & -\frac{1}{L} \cdot \frac{1}{1 + r_c/R_{load}} \\ 0 & -\frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & \frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$B_1 = \begin{bmatrix} \frac{1}{L} & \frac{r_{par}}{L} & -\frac{1}{L} \cdot \frac{1}{1 + r_c/R_{load}} \\ 0 & -\frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & \frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix} \quad (18)$$

$$C_1 = C_0 = \begin{bmatrix} 1 & 0 \\ r_{par} & \frac{1}{1 + r_c/R_{load}} \end{bmatrix}$$

$$r_{par} = \frac{r_c}{1 + r_c/R_{load}}$$

$$A_0 = \begin{bmatrix} -\frac{1}{L} \cdot (r_{par} + r_L) & -\frac{1}{L} \cdot \frac{1}{1 + r_c/R_{load}} \\ \frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & -\frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$A_1 = \begin{bmatrix} -\frac{r_L}{L} & 0 \\ 0 & -\frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$B_0 = \begin{bmatrix} \frac{1}{L} & \frac{r_{par}}{L} & -\frac{1}{L} \cdot \frac{1}{1 + R_{load}/r_c} \\ 0 & -\frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & \frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$B_1 = \begin{bmatrix} \frac{1}{L} & 0 & 0 \\ 0 & -\frac{1}{C} \cdot \frac{1}{1 + r_c/R_{load}} & \frac{1}{C} \cdot \frac{1}{r_c + R_{load}} \end{bmatrix}$$

$$C_0 = \begin{bmatrix} 1 & 0 \\ r_{par} & \frac{1}{1 + r_c/R_{load}} \end{bmatrix}$$

$$C_1 = \begin{bmatrix} 1 & 0 \\ 0 & \frac{1}{1 + r_c/R_{load}} \end{bmatrix} \quad (19)$$

$$\varphi = e^{A_0(T_s - t_d)} \cdot e^{A_1 D T_s} \cdot e^{A_0(t_d - D T_s)} \quad (20)$$

$$\gamma = \frac{T_s}{N_r} e^{A_0(T_s - t_d)} F_{\downarrow} \quad (21)$$

$$F_{\downarrow} = (A_1 X_{\downarrow} + B_1 V) - (A_0 X_{\downarrow} + B_0 V) \quad (22)$$

$$X_{\downarrow} = (I - e^{A_1 D T_s} e^{A_0 D' T_s})^{-1} \cdot$$

$$\left[-e^{A_1 D T_s} A_0^{-1} (I - e^{A_0 D' T_s}) \cdot B_0 - A_1^{-1} (I - e^{A_1 D T_s}) B_1 \right] \cdot V$$

$$V = \begin{bmatrix} V_g \\ I_{load} \\ V_o \end{bmatrix} \quad (23)$$

$$\begin{bmatrix} G_{id} \\ G_{vd} \end{bmatrix} = C_1 \cdot (z \cdot I - \varphi)^{-1} \cdot \gamma \quad (24)$$

Considerando los valores de los parámetros indicados en la Tabla 1 para un convertidor reductor con control digital, en la Figura 10 se presenta su diagrama de Bode obtenido con el sistema de identificación en comparación con su respectivo modelo promediado en pequeña señal. Se observa cómo aumentan sus diferencias tanto en magnitud como en fase según se acerca a la frecuencia de Nyquist (mitad de la frecuencia de muestreo). Esta diferencia es mayor sobre todo en la fase debido a que es donde se refleja el efecto del retraso que introduce la acción de muestreo.

Tabla 1 Parámetros convertidor reductor

Tensión de entrada (V)	8
Tensión de salida (V)	4
Inductancia (uH)	64,6
Resistencia serie equivalente del inductor (mohm)	127,4
Capacidad de salida (uF)	98
Resistencia serie equivalente del condensador (mohm)	25
Resistencia de carga (ohm)	2,1
Frecuencia de conmutación (kHz)	100

Figura 10 Comparación entre un Bode experimental de un convertidor reductor y su modelo promediado en pequeña señal.

En la Figura 11 se presenta el diagrama de Bode para el mismo convertidor reductor de la Tabla 1 considerando que este cuenta con modulación *trailing-edge* para la generación del DPWM. Esta vez se compara el mismo diagrama de Bode experimental del convertidor reductor con control digital con el modelo discreto donde se observa que tienen una mejor coincidencia en todo el rango de frecuencias tanto en magnitud como en fase.

Figura 11 Comparación entre un Bode experimental de un convertidor reductor y su modelo discreto

Según lo expuesto, se utilizará el modelo discreto por la precisión que estos presentan para la obtención de las funciones de transferencias teóricas de los convertidores utilizados en los procesos de medidas experimentales para la comparación y correspondiente validación del sistema de identificación desarrollado en este trabajo.

CAPITULO III

**Aportaciones a la identificación no
paramétrica de la respuesta en frecuencia
de convertidores CC/CC**

1. Sistema de identificación propuesto

La identificación de un sistema dinámico consiste en ajustar un modelo a partir de ciertas medidas experimentales. Posteriormente el modelo se puede utilizar para simular el comportamiento del sistema ante diferentes condiciones o calcular el lazo de control.

En este caso se obtiene el modelo en frecuencia del convertidor representado mediante el diagrama de Bode y por tanto se trata de un modelo no paramétrico. Se considera que el sistema es de tipo SISO (single input/single output) y que es lineal e invariante en el tiempo.

De entre los métodos de identificación no paramétricos aplicables a convertidores de potencia destacan por su interés el análisis espectral y el análisis por correlación cruzada, debido a la precisión, tiempo de medida e interacción con el sistema.

En este trabajo se ha desarrollado un método que integra procesos empleados en los análisis espectrales y de correlación con el objetivo de reducir los tiempos de identificación, el coste computacional y que permita ampliar las posibilidades del sistema de control más allá de la capacidad de identificar el diagrama de Bode del convertidor en lazo abierto.

1.1 Determinación de la amplitud de la señal de perturbación

En todos los procesos de caracterización del convertidor en pequeña señal existe un factor a tomar en cuenta, que es el ruido presente en el proceso de medida que condiciona la calidad del resultado de la identificación. Por un lado, existe ruido debido al propio control digital, como el ruido de cuantificación del ADC, pero también existe ruido debido al proceso de medida.

Como se comentó en el capítulo anterior, uno de los parámetros importantes durante el proceso de identificación es la amplitud de la perturbación aplicada al parámetro de control (por ejemplo, el ciclo de trabajo) para posteriormente registrar la respuesta del sistema mediante el parámetro a controlar (por ejemplo, la tensión de salida) al que el ruido afecta directamente. Existe un compromiso entre la amplitud de la perturbación y el ruido, por lo que la magnitud de la perturbación debe ser lo suficientemente grande para conseguir una relación señal-ruido favorable, pero suficientemente pequeña para garantizar una medida en pequeña señal.

En este trabajo la señal empleada en el proceso de identificación como perturbación es la PRBS (*Pseudo Random Binary Sequence*). Es una señal fácil de generar mediante un registro de desplazamiento y una operación XOR entre dos bits de dicho registro que depende de la longitud de la PRBS [19].

La señal PRBS se puede generar de forma online o bien obtener sus valores previamente mediante aplicaciones externas para posteriormente almacenar el patrón en la memoria del dispositivo digital.

Este tipo de perturbación es comúnmente empleada en la identificación no paramétrica de convertidores conmutados de potencia [18]-[20]. Sin embargo, factores como su amplitud y el ruido analógico hacen que del proceso de identificación se obtenga un diagrama de Bode con ruido, especialmente a altas frecuencias. Para disminuir ese ruido se emplean procesos de post-procesamientos como los descritos en el apartado *Procesos para la mejora del resultado de la identificación*. El problema es que la aplicación de esas técnicas implica tener un cierto conocimiento previo del sistema, lo cual puede no ser posible en muchos casos, por tanto, sería especialmente útil evitar utilizar esos procesos mediante la selección de una amplitud adecuada de la perturbación.

En el sistema propuesto, la PRBS se genera de forma online, es decir, está integrado en el sistema donde se obtienen sus valores cuando sea necesario y así disminuir los recursos hardware requeridos. También se dota al sistema de la capacidad de establecer de forma autónoma la magnitud de la perturbación personalizada para cada convertidor a identificar. Para ello, se sigue un proceso iterativo de tres pasos:

- Obtención de la respuesta al impulso.
- Cuantificación del ruido.
- Monitorización de la evolución del impacto del ruido.

1.1.1 Uso de la respuesta al impulso para la determinación del ruido

Como se detalla en el capítulo I la correlación cruzada es la herramienta más adecuada para la obtención de la respuesta al impulso a partir de la cual se cuantificará el ruido y monitorizará cómo evoluciona según se incrementa la magnitud de la perturbación.

La respuesta al impulso tiene dos zonas claramente diferenciables que depende de la dinámica del convertidor:

- La primera zona es la que contiene la información de la dinámica del convertidor.
- La segunda zona se espera que sea cero, siempre que no contenga información del convertidor, pero que nunca se cumple debido a la presencia de ruido.

La segunda zona es la que permite valorar la influencia del ruido sobre el resultado de la identificación. Esto se muestra en la Figura 12.

Figura 12 Respuesta al impulso con zonas diferenciadas de información y ruido (se ha estimado lo que abarca cada zona)

1.1.2 Cuantificación del ruido

Establecida la herramienta utilizada para el análisis del ruido, el siguiente paso es buscar una figura de mérito para poder caracterizarlo en la respuesta impulsional. Para ello se utiliza la desviación típica, que se define como una medida de dispersión para variables de razón (variables cuantitativas o cantidades racionales) y de intervalo [33] [34]. Se define como la raíz cuadrada de la varianza de la variable, y se puede calcular mediante (25) donde: x_i es valor de la posición i del vector de datos, $\bar{x}$ es el valor medio de los datos y n es la longitud

$$\sigma = \sqrt{\frac{1}{n-1} \sum_{i=1}^n (x_i - \bar{x})^2} \quad (25)$$

La desviación típica permite cuantificar el impacto del ruido, ya que valora cuanto se aleja un conjunto de datos de su media. Por ello se aplica a la segunda zona de la respuesta al impulso (Figura 12) para valorar la influencia del ruido, ya que es donde este predomina.

Como no se puede determinar de forma exacta hasta qué punto de la respuesta al impulso es información y a partir de qué punto es ruido, debido a que depende de la dinámica del convertidor a identificar, se establece que la primera zona abarcará la primera mitad de puntos y la segunda zona la otra mitad. La justificación de esta elección es que, en general, aunque la segunda zona pueda contener información de la dinámica del convertidor la amplitud del ruido es lo suficientemente grande como para valorar su magnitud.

Como se espera que los valores comprendidos en la segunda zona sean cero en ausencia de ruido siempre que no contenga información del convertidor, se considera para todas las respuestas al impulso obtenidas para los diferentes tamaños de perturbación que el valor medio es cero en el cálculo de la desviación típica. De esa forma se calcula la desviación típica del ruido respecto a un valor de referencia común a todos ellos. La expresión final utilizada se representa en (26).

$$\sigma = \sqrt{\frac{1}{n-1} \sum_{i=1}^n (x_i)^2} \quad (26)$$

1.1.3 Evolución de la desviación típica del ruido

El proceso de determinación de la amplitud de la perturbación actúa de forma iterativa. El sistema inicia el proceso de determinación de la perturbación con la magnitud mínima. En este caso para una frecuencia de reloj de 125MHz el valor máximo en el DPWM para la generación de las señales de conmutación a una frecuencia de 100KHz es 1250. Esto se traduce en que el mínimo incremento corresponda al 0,08% (1/1250) respecto del ciclo de trabajo. Para cada amplitud de la perturbación se obtiene la respuesta al impulso para posteriormente calcular y registrar la magnitud del ruido aplicando (26).

El sistema evalúa la evolución del ruido, es decir, cuánto varía la desviación típica del ruido según se aumenta la amplitud de la perturbación. Es de esperar que en las primeras iteraciones el ruido disminuya notablemente al incrementar la amplitud de la perturbación, como se muestra en la Figura 13. Pero pasadas las primeras iteraciones, en general se pueden producir dos casos:

1. Que la reducción del valor de la desviación típica del ruido sea mínima según aumenta la amplitud de la perturbación (Figura 13a) y que, por tanto, la mejora sea poco apreciable en el resultado de la identificación. Este caso es esperable en los convertidores con un comportamiento dinámico bastante lineal, como la topología reductora.
2. Que el convertidor sea desplazado a la región de no linealidad y que, por tanto, la magnitud del ruido aumente. Este segundo caso es característico en convertidores con un comportamiento dinámico más no lineal y dependiente del punto de trabajo, como el elevador, llegando a los resultados que se muestran en la Figura 13b.

Considerando ambos casos se establece cómo el sistema determina la perturbación. El proceso finaliza cuando la reducción del ruido es menor a un cierto valor (2% en este caso) o si el comportamiento de este cambia a una tendencia positiva. El porcentaje establecido es equivalente a un parámetro de sensibilidad y se puede cambiar. Cuanto menor sea el valor de este parámetro, se obtendrán mejores resultados de la identificación, pero también el tiempo para completar el proceso será mayor.

Por otro lado, es necesario remarcar que no se busca la perturbación que obtenga el mejor resultado. Lo que se busca es la amplitud de la perturbación que permita la obtención de un diagrama de Bode del convertidor con menor ruido.

Figura 13 Ejemplo de evolución de la desviación típica del ruido respecto a la amplitud de la perturbación para un convertidor reductor (a) y convertidor elevador (b).

1.2 Análisis en frecuencia con análisis de Fourier directo frente a la correlación cruzada

En [12] se utiliza la correlación cruzada en el proceso de identificación para obtener la planta del convertidor de potencia. Las propiedades de la correlación cruzada de señales aleatorias o pseudoaleatorias permiten obtener la respuesta al impulso del convertidor de potencia a identificar.

Cuando lo que se requiere es identificar el diagrama de Bode del convertidor en lazo abierto el resultado será válido tanto si se usa el método de la correlación cruzada como el método de la transformada de Fourier. El problema surge cuando se desea identificar el diagrama de Bode de la planta del convertidor en lazo cerrado o ir más allá e identificar el diagrama de Bode de la ganancia de lazo o regulador, porque la correlación cruzada no es aplicable.

Figura 14 Diagrama de bloques del sistema de potencia en lazo cerrado

Tomando como referencia la Figura 14, se introduce un ciclo de perturbación en el punto p y se recoge la respuesta en el punto v para posteriormente aplicar la correlación cruzada, donde p es la señal de perturbación y v la señal de realimentación proveniente del ADC. Utilizando el convertidor reductor de la Figura 15, el resultado de la identificación de la ganancia de lazo que se obtiene es totalmente impreciso tanto en magnitud como en fase, el mismo se representa en la Figura 16.

Figura 15 Esquema del convertidor reductor utilizado en la medida de la ganancia de lazo

Figura 16 Comparación ganancia de lazo teórica con resultado de la identificación aplicando correlación cruzada.

Esto es debido a que la señal que se considera como entrada (u) no es un ruido blanco (o asimilable a ello) y, por tanto, al aplicar la correlación cruzada sobre las señales u y v no se obtiene la respuesta al impulso de la función de transferencia que relaciona u y v . Las expresiones que relacionan las señales que intervienen en el proceso de identificación son (27)-(30), donde p es una señal PRBS y G_{OLG} es la ganancia de lazo. Estas expresiones se obtienen a partir de la Figura 14. Como se observa en (29), la relación entre v y p no es igual a la ganancia de lazo del sistema.

$$G_{OLG} = C \cdot M \cdot G \cdot D \quad (27)$$

$$u = \frac{1}{1 + G_{OLG}} \cdot p \quad (28)$$

$$v = -\frac{G_{OLG}}{1 + G_{OLG}} \cdot p \quad (29)$$

$$G = \frac{v}{u} = -G_{OLG} \quad (30)$$

En cambio, si se consideran técnicas espectrales mediante la aplicación directa de la transformada de Fourier a la señal de entrada u y señal de salida v se obtiene la respuesta en frecuencia de forma directa (30).

En la Figura 17 se representa un ejemplo de identificación de la ganancia de lazo mediante aplicación directa de la transformada de Fourier para el mismo convertidor reductor de la Figura 15. Como se observa, el principal inconveniente de aplicar directamente el análisis de Fourier sobre las señales de entrada y salida, suprimiendo la aplicación de correlación cruzada, es la mayor presencia de ruido a alta frecuencia. Cabe destacar que esto no significa que aplicando la correlación cruzada el ruido sería nulo, simplemente se podría traducir en una pequeña mejora en la filtración del ruido.

Figura 17 Comparación ganancia de lazo teórica con resultado de la identificación aplicando directamente el análisis de Fourier.

En el presente trabajo se busca ampliar las posibilidades del sistema de identificación más allá de la identificación del diagrama de Bode de la planta del convertidor en lazo abierto, además de perseguir una mejor optimización en tiempo y recursos del sistema. Por ello, en el sistema desarrollado se ha sustituido el uso de la correlación cruzada por la aplicación directa de la transformada de Fourier sobre las señales implicadas en el proceso de identificación. Esto permite dotar al sistema de la capacidad de identificar no solo el diagrama de Bode de la planta del convertidor en lazo cerrado sino también que sea capaz de medir la dinámica del regulador y ganancia de lazo.

1.3 Post procesamiento de la medida: proceso de suavizado

Debido al ruido presente a alta frecuencia en el resultado de la identificación, se puede aplicar un proceso de suavizado sobre el módulo y fase obtenidos, consiguiendo así un resultado más plano y sin variaciones bruscas de las características en frecuencia identificada. Este proceso es totalmente opcional porque, como se mostrará en los resultados experimentales, el diagrama de Bode obtenido en muchos casos es suficientemente limpio. El proceso de suavizado se realiza mediante la aplicación de la mediana móvil.

Debido a que el resultado de la identificación se representa en escala logarítmica, la densidad de puntos aumenta según se incrementa la frecuencia y, por tanto, la aplicación del suavizado no se puede realizar de forma proporcional en todo el rango de frecuencias ya que de ser así se produciría una alteración del diagrama de Bode. Por ello se emplea un sistema de segmentos, donde para cada uno de ellos se establece un número de puntos, determinados por la expresión (31), a la que se aplica el suavizado. Una vez establecidos los números de puntos que contiene cada segmento es necesario determinar la longitud de ventana de cálculo de la mediana móvil que también variará según el segmento. La longitud de ventana se establece mediante la expresión (32).

$$Sg_i = \begin{cases} \frac{L_{vector}}{2^{N_{sg}-i}} - Sg_{(i-1)}, & i < 3 \\ \frac{L_{vector}}{2^{N_{sg}-i}} - Sg_{(i-1)} \cdot 2, & i \geq 3 \end{cases} \quad (31)$$

$$w_i = w_o^{i-1} \quad (32)$$

Donde: L_{vector} es la longitud del vector de datos a los que se aplicará el proceso de suavizado; N_{sg} es el número de segmentos en los que se dividen los datos; i es el número de segmento para el que se calculan el número de puntos y longitud de ventana; y w_o es el tamaño de ventana inicial de la mediana móvil.

En este trabajo se ha establecido una división de cuatro segmentos y se ha determinado un valor de longitud de ventana inicial para la mediana móvil igual a cuatro. Los valores de estos parámetros se han determinado de forma empírica. En la Figura 18 se representa de forma gráfica el rango de datos que componen cada segmento y se indica

de forma numérica el número de puntos contenidos en cada uno de ellos y la longitud de ventana de la mediana móvil calculados usando (31) y (32).

Figura 18 Representación gráfica de datos por segmentos.

Un ejemplo del resultado de aplicar el proceso de suavizado se representa en la Figura 19.

Figura 19 Ejemplo de aplicación del proceso de suavizado a la magnitud del diagrama de Bode del convertidor.

2. Aplicación del sistema de identificación a la caracterización de convertidores CC/CC

En esta sección se detalla el funcionamiento del sistema de identificación en lazo abierto y lazo cerrado utilizando las técnicas y procesos descritas en este capítulo.

También se detalla la herramienta utilizada en la depuración de los diferentes procesos, el efecto de cuantificación del conversor analógico/digital (ADC) y la distribución de procesos en el dispositivo *System on Chip*.

2.1 Sistema de identificación en lazo abierto

El diagrama de bloques de la Figura 20 representa el funcionamiento del sistema en lazo abierto.

El funcionamiento del sistema consta de dos etapas:

1. Determinación del tamaño de la perturbación (Bloques en rojo).
2. Identificación mediante análisis de Fourier con proceso de suavizado opcional (Bloques en verde).

El funcionamiento de las dos etapas ha sido detallado en la sección previa. Estas dos etapas se ejecutan de forma secuencial nunca en paralelo cuando el sistema funciona en lazo abierto. Esto es debido a que, para realizar la identificación, primero es necesario conocer la amplitud de la perturbación.

Figura 20 Diagrama de bloques del sistema de identificación en lazo abierto

Como el proceso de identificación se realiza en lazo abierto es necesario indicar un ciclo de trabajo nominal, cuyo valor será el del ciclo de trabajo en condiciones de funcionamiento normal del convertidor de potencia.

El bloque *sensor* introducido entre los bloques *convertidor* y *ADC* es necesario para adaptar la señal de salida del sistema a identificar (tensión de salida o corriente por la bobina) a los valores de funcionamiento del convertidor analógico/digital (ADC). Esto conlleva a la introducción de una ganancia adicional que el sistema considera en la compensación de ganancias en la magnitud del diagrama de Bode identificado junto con las ganancias del ADC y modulador DPWM.

2.2 Sistema de identificación en lazo cerrado

En la identificación en lazo cerrado intervienen los mismos procesos que en lazo abierto con la diferencia de que el sistema de potencia se encuentra regulando la señal de salida mediante su parámetro de control (por ejemplo, tensión de salida/ciclo de trabajo).

Figura 21 Diagrama de bloques del sistema de identificación en lazo cerrado.

En este modo de identificación es importante una correcta sincronización entre la etapa de regulación y el sistema de identificación. Esto es debido a que, como se observa en la Figura 21, desaparece el bloque de *ciclo de trabajo nominal* ya que al encontrarse el sistema funcionando en lazo cerrado este valor lo proporciona el regulador. En el sistema desarrollado, la etapa de identificación espera a recibir el dato del ciclo de trabajo proporcionado por el regulador para proceder a introducir la perturbación correspondiente para posteriormente enviar el ciclo de trabajo perturbado al bloque DPWM para la generación de las señales de conmutación.

La implementación de la identificación en lazo cerrado no solo permite obtener la respuesta en frecuencia de la planta del convertidor sino también ampliar su capacidad a la identificación de la dinámica del regulador diseñado y ganancia de lazo, lo que permite ampliar las posibilidades del sistema.

2.3 Determinación del número de bits en el conversor analógico/digital

La selección del número de bits del conversor analógico/digital (ADC) es un parámetro que se debe establecer en el proceso de identificación debido al ruido introducido por el efecto de cuantificación que puede incrementar la magnitud de perturbación necesaria para obtener un buen resultado en la identificación del diagrama de Bode. A su vez, también hay que considerar que un mayor tamaño de perturbación puede influir de forma negativa en el funcionamiento del convertidor durante el proceso de perturbación en la identificación, por lo que es necesario establecer un número de bits del ADC que permita un tamaño de perturbación reducido para asegurar evitar amplitudes de rizados extras ya sea de tensión de salida o corriente por la bobina [35].

2.3.1 Modelo de simulación

El estudio del efecto de cuantificación en el resultado de la identificación se realiza mediante simulación utilizando el programa Simulink de Matlab. La Figura 22 muestra el set-up completo para la introducción de la perturbación y muestreo de las señales requeridas. Este está compuesto por el bloque *PRBS11* que genera la señal de perturbación mediante registro de desplazamiento, el bloque *amplitud perturbación* que aplica la perturbación a la variable de control, el bloque *Instante de perturbación* que establece el instante de tiempo en el que se introduce la perturbación respecto al flanco de subida de la señal de conmutación, el modulador PWM para la generación de las

señales de conmutación, el convertidor de potencia descrito en la Figura 23 y los dos canales del ADC para el muestreo de las señales. Posteriormente se procesan las señales mediante la aplicación directa de la transformada de Fourier para la obtención final del diagrama de Bode del convertidor.

Figura 22 Modelo de Simulink para la introducción de la perturbación y muestreo de señales.

La Figura 23 muestra el esquema eléctrico de un convertidor reductor utilizado en las pruebas de simulación. Este cuenta con sensores de corriente y tensión para la medida de ambas señales, aunque en este documento se detallará el estudio del efecto de cuantificación sobre la identificación de la función de transferencia tensión de salida/ciclo de trabajo (G_{vd}) debido a que presenta el mismo comportamiento que el que se obtiene en la función de transferencia corriente/ciclo de trabajo (G_{id}) en cuanto al ruido de cuantificación se refiere. También se observa la introducción de fuentes de ruido blanco con el objetivo de simular el ruido analógico en el circuito. En la Tabla 2 se indican los valores de los parámetros del convertidor.

Figura 23 Esquema eléctrico del convertidor reductor de potencia empleado en simulación en Simulink

Tabla 2 Parámetros del convertidor utilizado en simulación

Tensión de entrada (V)	8
Tensión de salida (V)	4
Inductancia (uH)	10
Resistencia serie equivalente del inductor (mohm)	17
Capacidad de salida (uF)	300
Resistencia serie equivalente del condensador (mohm)	140
Resistencia de carga (ohm)	2,5
Frecuencia de conmutación (kHz)	100

2.3.2 Efectos de cuantificación del ADC en la amplitud de la perturbación

Se han realizado un conjunto de simulaciones donde se varía el número de bits utilizados en la conversión analógica/digital y la amplitud de la perturbación. El bloque *amplitud perturbación* de la Figura 22 es el que resta o suma un valor determinado al ciclo de trabajo acorde a lo que indique el registro de desplazamiento que genera la señal PRBS (apartado *Señal de perturbación PRBS*) y es el que se utiliza para cambiar la magnitud de la perturbación en las diferentes simulaciones. Mientras que el número de bits del ADC se cambia mediante una variable que se localiza en el bloque *ADC*.

Para evaluar la similitud entre la respuesta teórica y los resultados obtenidos con el sistema de identificación, se han definido diferentes figuras de mérito expresadas en (33) y (34) aplicadas a los vectores de la respuesta en frecuencia, donde:

- EM es el error en magnitud.
- EF es el error en fase.
- G_{vdTH} es la función de transferencia teórica tensión de salida/ciclo de trabajo.
- G_{vdID} es la función de transferencia identificada tensión de salida/ciclo de trabajo.
- N es el número de puntos de estos vectores (1024 en este caso).

$$EM = 100 \cdot \frac{1}{N} \sum \left| 1 - 10^{\frac{(G_{vdTH}(dB) - G_{vdID}(dB))}{20}} \right| \quad (33)$$

$$EF = 100 \cdot \frac{1}{N} \sum \frac{|\arg(G_{vdTH}) - \arg(G_{vdID})|}{|\arg(G_{vdTH})|} \quad (34)$$

La Figura 24 compara el diagrama de Bode identificado en simulación con el diagrama de Bode teórico del modelo discreto cuando el tamaño de la perturbación varia (amplitud en términos del ciclo de trabajo en %). En todos los casos el número de bits del ADC es 12. En este caso se observa que cuanto mayor es la magnitud de la perturbación, mejor es el resultado de la identificación, aunque como cabe esperar también aumenta el rizado en la tensión de salida.

En la Figura 25 se comparan los resultados teóricos con los identificados del diagrama de Bode cuando varía el número de bits del ADC. En este caso se observa un comportamiento similar al que se produce cuando se varía la magnitud de la perturbación, es decir, a mayor número de bits mejor resultado de la identificación con la diferencia que lo que cambia es el número de bits y que, por tanto, no influye en la amplitud del rizado de la tensión de salida. En ambos casos el resultado de la identificación proporciona una buena similitud con el diagrama de Bode teórico.

Figura 24 Comparación entre los diagramas de Bode teórico e identificado cambiando el tamaño de la señal de perturbación.

Figura 25 Comparación entre diagramas de Bode teórico e identificado cambiando el número de bits del ADC.

En la Tabla 3 se muestra el tamaño de perturbación requerida para obtener un resultado de la identificación similar para diferentes números de bits del ADC, basado en las figuras de mérito definidas en (33) y (34). También se indica la amplitud del rizado en la tensión de salida que, como es de esperar, es mayor según aumenta el tamaño de la perturbación. Para valores bajos del número de bits del ADC, la perturbación requerida es muy elevada y no serían aplicables en la práctica.

Tabla 3 Tamaño de perturbación requerida para diferentes números de bits del ADC para obtener una calidad de resultado similar en la identificación.

Bits convertidor A/D	Tamaño de perturbación (%)	Rizado tensión de salida (V)	EM (Gvd) (%)	EF (Gvd) (%)
8 bits	15	3,08	9,18	6,45
9 bits	15	3,08	3,81	3,18
10 bits	10	2,13	3,24	2,84
11 bits	5	1,21	3,26	2,92
12 bits	2	0,6411	3,76	2,98

En la Figura 26 se muestra de forma resumida el conjunto de simulaciones realizadas, en donde se representa el error en magnitud en función del número de bits del ADC y el tamaño de la perturbación. Cuánto más vertical es la curva el error en magnitud presenta una menor dependencia del número de bits del ADC. Cuando se produce esta situación el error en magnitud solo disminuye cuando se incrementa el tamaño de la perturbación. Nótese que, aunque el ruido de cuantificación se reduce al incrementar el número de bits del ADC, el ruido analógico está aún presente, y que, por lo tanto, se llega a un punto en el que la calidad de la identificación no mejora.

Figura 26 Mapa de error en magnitud en función del tamaño de la perturbación y el número de bits del ADC.

Este conjunto de simulaciones muestra claramente la importancia del número de bits del ADC en la calidad de la identificación, ya que es una de las fuentes de ruido.

Valorando los resultados obtenidos se considera que el número de bits del ADC adecuado para obtener un resultado de calidad del diagrama de Bode en la identificación es 12 en este caso particular. No se obtienen mejoras significativas cuando se consideran un mayor número de bits y además se pueden utilizar valores más pequeños en la magnitud de la perturbación que eviten rizados de tensión elevados.

2.4 Plataforma de desarrollo y distribución de procesos

La plataforma digital en donde se implementan todos los procesos detallados en este trabajo es un *System on Chip* (SoC) que están basados en la integración de microprocesadores y FPGA en un mismo dispositivo que proporcionan altas capacidades de cómputo y memoria a un coste cada vez más reducido. Específicamente se utiliza el SoC ZYNQ-7010 de Xilinx. Este dispositivo además de integrar las unidades lógicas programables y de procesamiento también dispone de otros periféricos como: comunicación (UART, SPI, I2C), temporizadores (*Timers*), memoria de acceso directo (DMA), conversor analógico/digital (ADC), entre otros.

Los más atractivo de estos dispositivos es la fluida comunicación que permite establecer entre los diferentes elementos que componen no solo la FPGA sino también con la parte software implementada en el microprocesador. Esta comunicación se establece mediante los buses *AMBA interconnect* que permiten una comunicación entre los diferentes elementos e incluso la identificación de cada uno de ellos (IPs, periféricos, etc.) mediante la asignación de una dirección única, lo que permite seleccionar el elemento con el que se desea establecer comunicación en cada momento.

En la Figura 27 se muestra la distribución en microprocesador y FPGA de los diferentes procesos descritos con su correspondiente interconexión mediante buses de datos. La principal ventaja que presenta el uso de buses de datos para el establecimiento de comunicación entre diferentes componentes es que permite la sincronización entre procesos que lo requieran. Por ejemplo, la identificación en lazo cerrado el sistema de identificación esta implementado en el microprocesador mientras que el regulador se implementa en la FPGA, por lo que es necesario que este último envíe en el momento adecuado el dato del ciclo de trabajo para su correspondiente perturbación por parte del primero para posteriormente ser devuelto a la FPGA para la generación de la señal de conmutación mediante el bloque DPWM.

Figura 27 Distribución de los procesos en el dispositivo SoC.

Además, la alta capacidad de sincronización permite tener un mayor control sobre los instantes de tiempos en el que se producen determinadas acciones. En el sistema desarrollado en este trabajo se controla con una precisión de 8ns (establecidos por los 125MHz del reloj a la que funciona la FPGA) los siguientes instantes de tiempo:

- Introducción de la perturbación en la señal de conmutación.
- Actualización del regulador.
- Muestreo de la señal por parte del ADC.
- Actualización del ciclo de trabajo en la señal de conmutación.

El control temporal de estas acciones permite evitar el uso de post-procesamientos para la reducción de ruido como los filtros de énfasis, el truncamiento o el proceso de suavizado (aunque este proceso es opcional en este trabajo), descritos en el apartado *Procesos para la mejora del resultado de la identificación*. Esto es debido a que se puede distribuir en el tiempo de forma concreta cuándo se introduce la perturbación y cuándo se realiza el muestreo por parte del ADC, lo que permite evitar, por ejemplo, el flanco de subida o bajada de la señal de conmutación en donde puede existir ruido en la señal a muestrear debido a la propia acción de conmutar.

Por último, el control sobre el instante de ejecución del regulador permite establecer que el regulador se ejecute una vez finalizada la conversión de la señal muestreada por parte del ADC y así evitar cálculos por parte del regulador con muestras anteriores que introducirían un retraso en la fase del diagrama de Bode de la identificación.

2.5 Sistema de depuración y configuración

Todos los datos generados por los modos de identificación y aplicaciones descritas en este trabajo pueden ser enviados al PC para su representación y almacenamiento, en caso de ser necesario (por ejemplo, para incluir los resultados en esta tesis).

Con el objetivo de crear una herramienta de depuración online, es decir, mientras el dispositivo digital se encuentra en funcionamiento, se ha desarrollado una consola usando la herramienta app designer de Matlab. La función principal de esta consola es la de permitir la modificación de los parámetros que intervienen tanto en el proceso de identificación como en el diseño del regulador y la recepción de los datos proporcionados por las diferentes funciones implementadas en el SoC. Cabe destacar que la única función de esta herramienta es la de gestión de datos, es decir, no realiza ningún proceso analítico o matemático ya que todo eso lo hace el sistema implementado en el SoC.

En la Figura 28 se representa la consola de depuración y selección de funciones. Como se observa, esta herramienta permite cambiar una diversidad de parámetros en el dispositivo digital de desarrollo sin necesidad de tener que modificar el código y volver a programar mediante el entorno de desarrollo, consiguiendo de esta forma un ahorro de tiempo y facilitando la realización de pruebas sobre el funcionamiento del sistema.

Figura 28 Consola de depuración y selección de funciones.

La consola no solo permite la recepción y representación de los datos del resultado de los diferentes procesos de identificación (planta, regulador, ganancia de lazo, impedancia), sino que además está en capacidad de recibir otros datos como la evolución del proceso de determinación de la amplitud de la perturbación o el modelo discreto teórico de los convertidores que facilita la comparación online del diagrama de Bode teórico con el resultado experimental, además de otras aplicaciones como el auto-diseño del regulador o la caracterización del condensador de salida de convertidores CC/CC que se detallarán en los siguientes capítulos.

En la Figura 29 se muestran todos los parámetros modificables que intervienen en los diferentes procesos del sistema. Los parámetros que esta consola permite cambiar son:

- **Perturbación:** Es la magnitud de la perturbación que se utiliza en cualquier proceso que requiera aplicar esta señal. Su valor mínimo es cero y el máximo es igual al valor máximo de la rampa utilizada en el DPWM. En este caso su valor es 1250 (Para una frecuencia de reloj de 125MHz y una frecuencia de conmutación requerida de 100KHz)
- **Lectura ADC:** Indica cuándo se realiza la lectura del dato de conversión proporcionado por el conversor Analógico/Digital. Valor indicado en *us*.

- **Ciclos de medidas:** Establece el número de ciclos de perturbación que se realizan para el posterior promediado de la tensión de salida muestreada.
- **SPWM:** Selecciona el modo de generación de la señal DPWM: *trailing-edge*, *leading-edge* o modulación simétrica.
- **M. Fase:** Establece el valor del margen de fase utilizado en el diseño del regulador. Valor indicado en grados.
- **Fc:** Establece el valor de la frecuencia de cruce utilizada en el diseño del regulador. Valor indicado en Hz.
- **Fs:** Establece la frecuencia de muestreo que también se utiliza como frecuencia de aplicación de la perturbación. Valor indicado en Hz.
- **dc Nominal:** Indica el valor del ciclo de trabajo nominal del convertidor. Valor indicado en tanto por ciento.
- **Tref:** Establece el valor de la tensión de referencia a la que funcionará el sistema de potencia cuando se encuentre en lazo cerrado. Valor indicado en voltios.
- **Nadc ID:** Indica el número de bits del ADC empleados en el proceso de identificación.
- **Nadc Reg.:** Indica el número de bits del ADC empleados en la regulación.
- **Sen. DA:** Este parámetro se utiliza en el proceso de determinación de la amplitud.
- **Fsw:** Establece la frecuencia de conmutación. Valor indicado en Hz.
- **Ism ID:** Indica el instante de muestreo de la señal por parte del ADC en el proceso de identificación. Valor indicado en *ns*.
- **Ism Rg:** Establece el instante de muestreo de la señal por parte del ADC en la regulación. Valor indicado en *ns*.
- **Iact dc:** Proporciona el nuevo dato de ciclo de trabajo proveniente del regulador al PWM en el instante que se establezca en este parámetro. Valor indicado en *ns*.
- **Ieje. Reg:** Establece el momento en el que se actualiza el regulador. Valor indicado en *ns*.
- **Incr. Ampl.:** Establece el incremento de la perturbación utilizado en el proceso de determinación de la amplitud de la perturbación.
- **SelDuty:** En caso de que la identificación se aplique a un convertidor con más de una modulador PWM, este parámetro permite indicar a qué señal de conmutación se quiere perturbar.

- **introPert:** Establece el instante de introducción de la perturbación en el parámetro a perturbar. Valor indicado en *ns*.
- **Duty M 1 y Duty M2:** Establece el ciclo de trabajo del modulador 1 y 2 en el modulador en fase.
- **Desfase:** Establece el desfase en las señales del modulador en fase.
- **Fsw_mf:** Indica la frecuencia de conmutación del modulador en fase. Valor indicado en Hz.
- **Tm_1 y Tm_2:** Establecen los tiempos muertos en las señales del modulador en fase. El valor introducido se multiplica por el tick del sistema que es el que determina el tiempo en *ns*.
- **Tm_3 y Tm_4:** Establecen los tiempos muertos en las señales del DPWM. El valor introducido se multiplica por el tick del sistema que es el que determina el tiempo en *ns*.
- **Rsensor:** Indica la ganancia del sensor resistivo. Se utiliza en el cálculo de la tensión de referencia y compensación de ganancias en la magnitud del diagrama de Bode.

Todos los parámetros que establecen instantes de tiempo son respecto al flanco de subida de la señal de muestreo. En este sistema el tick de reloj es de 8ns.

Parámetros modificables: General									
Perturbación	40	M. Fase (°)	50	Tref (V)	4	Fsw (Hz)	1e+05	Ieje. Reg (ns)	2000
Lectura ADC	2	Fc (Hz)	3500	Nadc ID	12	Ismp ID (ns)	200	Incr. Ampl.	1
Ciclos de medidas	20	Fs (Hz)	1e+05	Nadc Reg.	10	Ismp Rg (ns)	200	SeIDuty	1
SPWM	1	dc Nominal	50	Sen. DA	2	Iact dc (ns)	2120	introPert (ns)	800
P 1	P 2								

Parámetros modificables: Modulador en fase			
Duty M 1	625	Fsw_mf	1e+05
Duty M 2	625	Tm_1	3
Desfase	35	Tm_2	3
C_Coeff	1	Tm_3	3
Rsensor	1	Tm_4	3
P 1	P 2		

Figura 29 Parámetros modificables del sistema.

En la Figura 30 se muestran los procesos seleccionables que mediante la consola se pueden activar y desactivar según se requiera. Estas funciones son las siguientes:

- **Auto-diseño regulador:** Activa el proceso de diseño automático del regulador. Ignora el valor de frecuencia de cruce indicada en el parámetro F_c .
- **Det. Amplitud:** Activa el proceso de determinación de la amplitud de la señal de perturbación.
- **Proceso de suavizado:** Activa el proceso de suavizado del resultado de la identificación.
- **Conversión/Ciclo de trabajo:** Permite seleccionar donde se introduce la señal de perturbación. Útil cuando el sistema funciona en lazo cerrado y se desea identificar otros bloques del sistema (regulador, ganancia de lazo, etc.)

Figura 30 Procesos seleccionables del sistema

En la Figura 31 se muestra el panel donde se selecciona la función o proceso a ejecutar implementado en el SoC. También se muestra en la parte inferior la opción de conectividad. Esta es útil en el caso de que se disponga de más de un dispositivo conectado al PC y sea necesario indicar con cuál se quiere conectar la consola. Esta herramienta permite ejecutar las siguientes funciones:

1. Inicia el proceso de identificación del diagrama de Bode del regulador.
2. Inicia el proceso de identificación del diagrama de Bode de la planta del convertidor.
3. Inicia el proceso de la identificación del diagrama de Bode de la ganancia de lazo.
4. Solicita los datos de la evolución del ruido determinado por la desviación típica en el proceso de determinación de la amplitud.
5. Inicia el proceso de identificación del diagrama de Bode de la impedancia en sistemas multi-convertidores.
6. Permite almacenar los resultados en ficheros en la localización que se indique.
7. Actualiza el valor de los parámetros en el SoC.

8. Abre el lazo de control del sistema de potencia en caso de que este se encuentre funcionando en lazo cerrado.
9. Solicita a la plataforma digital el cálculo del modelo discreto según parámetros indicados.
10. Inicia el proceso de caracterización del condensador de salida en convertidores CC/CC.
11. Útil cuando se desea aplicar determinados procesos a señales obtenidas mediante simulación. Esta función se ha usado sobre todo para la depuración de procesos.

Figura 31 Funciones ejecutables del sistema y conectividad.

Por último, la consola también muestra datos adicionales recibidos del SoC como: coeficientes del regulador diseñado, amplitud de la perturbación (en caso de que se use el proceso de determinación de la amplitud), frecuencia de cruce efectiva, etc.

3. Resultados experimentales

En esta sección se presentarán los resultados obtenidos por el sistema de identificación diseñado. También se incluyen resultados que muestran el funcionamiento del proceso de determinación de la amplitud de la perturbación y cómo afecta esta a la señal que se desea regular para determinar su impacto sobre el funcionamiento en condiciones normales del convertidor de potencia.

3.1 Topología de los convertidores

Se ha empleado una diversidad de convertidores de tipo reductor y elevador para llevar a cabo las pruebas experimentales y validar el funcionamiento del sistema. En la Tabla 4 se detallan cada uno de ellos.

Tabla 4 Parámetros de los convertidores empleados en las pruebas experimentales.

Parámetros	Convertidor de potencia					
	Reductor 1	Reductor 2	Reductor 3	Reductor 4	Elevador 1	Elevador 2
Inductancia (uH)	76	10	64,6	4,85	64,6	47,3
Condensador de salida (uF)	99	300	104	84,73	95	93,54
Resistencia de carga (Ω)	10	2,5	2,1	7,5	14,6	22,4
Ciclo de trabajo nominal (%)	50					
Tensión de entrada (V)	8					
Frecuencia de conmutación (kHz)	100					

Debido a que para la validación del sistema se utiliza el modelo discreto, para su cálculo es necesario conocer con la mayor exactitud posible el valor de los componentes del convertidor por lo que no es adecuado utilizar el valor indicado por el fabricante debido a las tolerancias que estos incluyen. Por ello, todos los componentes se han medido utilizando un equipo de análisis de impedancia.

En la Figura 32 se muestran las imágenes correspondientes a los convertidores utilizados en las medidas experimentales. Como se observa se utilizan convertidores comerciales (Figura 32 b, e y d) y convertidores de montaje propio (Figura 32 a y c). Además, al tratarse de convertidores conmutados síncronos es factible cambiar la topología del convertidor intercambiando la conexión de la carga por la alimentación y viceversa, tomando en consideración esto se utiliza el mismo convertidor de la Figura 32c como reductor y elevador.

En la Figura 33 se muestra un montaje completo del sistema de identificación compuesto por convertidor de potencia, plataforma de desarrollo donde se implementa el sistema de identificación y la tarjeta del conversor analógico/digital (ADC).

Figura 32 Convertidores conmutados de potencia empleados en las medidas experimentales. Correspondencia: (a) reductor 1; (b) reductor 2; (c) reductor 3/elevador 1; (d) reductor 4; (e) elevador 2.

Figura 33 Ejemplo de montaje completo del sistema.

3.2 Determinación de la amplitud de la señal de perturbación: Evolución de la respuesta al impulso

La respuesta al impulso es un vector de datos interno que el usuario no ve durante el proceso, ya que es un paso intermedio, pero resulta de interés mostrar cómo evoluciona gráficamente con el tamaño de la perturbación. Se han obtenido la evolución de la respuesta al impulso para los convertidores reductores 1 y 2.

Primero es necesario indicar que el tamaño de la perturbación es siempre respecto al parámetro de control del convertidor, en este caso el ciclo de trabajo. En la Figura 34 se representa la desviación típica del ruido obtenido respecto de la amplitud de la perturbación para el convertidor reductor 1. En la Figura 35 se muestran los resultados obtenidos de la respuesta al impulso para cada amplitud de la perturbación valorada en el convertidor reductor 1. Como se observa, según aumenta la perturbación el ruido en la respuesta al impulso se reduce.

Figura 34 Evolución de la desviación típica del ruido para el convertidor reductor 1.

Figura 35 Cambios de la respuesta al impulso para el convertidor reductor 1 en los rangos: (a) 0,08% a 0,40%; (b) 0,48% a 0,80%; y (c) 0,88% a 1,36%.

Del mismo modo se representa de forma cuantitativa la evolución de la desviación típica del ruido con el tamaño de la perturbación en la Figura 36 para el convertidor reductor 2. En la Figura 37 se representan los resultados obtenidos de la respuesta al impulso para el convertidor reductor 2. Como se observa, se obtiene un comportamiento similar al obtenido en el convertidor reductor 1, y el ruido se reduce según aumenta el tamaño de la perturbación.

En los dos casos mostrados, correspondientes a convertidores reductores, el comportamiento dinámico del sistema es muy lineal y por tanto la magnitud del ruido siempre es decreciente al aumentar el tamaño de la perturbación en los rangos indicados.

Por otro lado, durante el proceso de identificación es importante que la perturbación introducida en el parámetro de control no incurra en una alteración significativa en el funcionamiento normal del convertidor ya que podría producir daños en las cargas conectadas a este.

Figura 36 Evolución de la desviación típica del ruido para el convertidor reductor 2.

Figura 37 Cambios de la respuesta al impulso para el convertidor reductor 2 en los rangos: (a) 0,08% a 0,40%; (b) 0,48% a 0,80%; y (c) 0,88% a 1,04%.

El proceso de determinación de la amplitud de la perturbación busca la mínima magnitud para asegurar la correcta identificación del diagrama de Bode del convertidor sin influir de forma significativa en el funcionamiento de éste. En la Figura 38 se presenta el rizado de tensión durante el proceso de perturbación usando el valor establecido por la función de determinación de amplitud de la perturbación. En la Figura 38a se muestra el rizado de tensión durante el proceso de identificación del reductor 1 donde la amplitud del rizado es de 0,1263V que respecto a la tensión de salida nominal del sistema (4V) supone un 3,16% de su valor. En la Figura 38b se muestra el rizado de tensión del reductor 2 durante el proceso de perturbación, en este caso se obtiene una amplitud del rizado de 0,1143V que corresponde con el 2,86% respecto a la tensión de salida nominal.

De esta forma se comprueba que en ambos casos los valores de rizado de tensión respecto a la tensión de salida nominal se encuentran por debajo del 5% y se considera que en este caso no conlleva una alteración significativa del funcionamiento del convertidor.

Figura 38 Rizado de tensión durante el proceso de identificación correspondiente al (a) convertidor reductor 1 y (b) convertidor reductor 2.

3.3 Resultados de la identificación

3.3.1 *Sistemas de identificación en lazo abierto y lazo cerrado*

En la Figura 39 a la Figura 44 se presentan los resultados de la identificación para los convertidores reductores 3 y 4 y los convertidores elevadores 1 y 2 a una frecuencia de muestreo de 100kHz. Para cada uno de ellos se indica la tensión de entrada y el ciclo de trabajo nominal y su estado durante la identificación. Todas las medidas obtenidas por el sistema de identificación se comparan con el modelo discreto descrito en el apartado *Identificación paramétrica y analítica del sistema* para su validación.

Para una tensión de entrada de 8V y un ciclo nominal del 50% desde la Figura 39 a la Figura 42 se muestran resultados de la identificación en lazo abierto para las topologías reductoras y elevadoras mientras que la Figura 43 muestra el diagrama de Bode identificado en lazo cerrado en el caso de un convertidor reductor. La Figura 44 representa el resultado de la identificación en lazo abierto para un convertidor reductor para una tensión de entrada de 16V y un ciclo de trabajo nominal del 25%

Todos los resultados representan el diagrama de Bode identificado cuando no se aplica el proceso de suavizado y cuando se aplica este. Además, cada diagrama de Bode está acompañado de la representación gráfica de la diferencia que existe entre el resultado identificado y el teórico tanto en magnitud como en fase. Considerando los gráficos de las diferencias en magnitud y en fase se observa que en los diagramas de Bode sin suavizado las mayores variaciones se concentran a altas frecuencias ($>10\text{kHz}$).

En el caso de la magnitud cuando no se aplica suavizado se observan variaciones desde $\pm 5\text{dB}$ en magnitud (Figura 40, Figura 43 y Figura 44) hasta variaciones de $\pm 20\text{dB}$ (Figura 39, Figura 41 y Figura 42). Es necesario señalar que en todos los casos estos valores en la diferencia teórico-experimental se dan a partir de frecuencias mayores a 40kHz, para frecuencias entre 10kHz y 40kHz se observan diferencias menores a 5dB y bajando de los 10kHz la diferencia en magnitud es menor a 1dB. En el caso de la magnitud con suavizado se tienen diferencias mínimas de $\pm 0,2\text{dB}$ (Figura 40b) hasta $\pm 1\text{dB}$ en todo el rango de frecuencias.

En el caso de la fase sin suavizado se observan variaciones de $\pm 40^\circ$ (Figura 40-Figura 44) hasta $\pm 100^\circ$ (Figura 39a). Estos casos se observan en frecuencias mayores a 20kHz mientras que en el rango de frecuencias 10kHz-20kHz la diferencia baja a $\pm 20^\circ$ y

por debajo de 10kHz este valor se reduce a variaciones menores a $\pm 5^\circ$. Pasando a la fase con suavizado todos los resultados muestran diferencias menores a 5° en todo el rango de frecuencias salvo los representados en la Figura 42 que presenta variaciones de $\pm 7^\circ$.

Figura 39 Reductor 3 con $V_e=8V$, ciclo de trabajo=50% y $F_s=100kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 40 Reductor 4 con $V_e=8V$, ciclo de trabajo=50% y $F_s=100kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 41 Elevador 1 con $V_e=8V$, ciclo de trabajo=50% y $F_s=100kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 42 Elevador 2 con $V_e=8V$, ciclo de trabajo=50% y $F_s=100kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 43 Reductor 3 con $V_e=8V$, ciclo de trabajo=50% y $F_s=100kHz$ en lazo cerrado sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 44 Reductor 3 con $V_e=16V$, ciclo de trabajo=25% y $F_s=100kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

3.3.2 Sistemas de identificación en lazo abierto y lazo cerrado en condiciones de sub-muestreo

Al tratarse de un sistema digital es fácil cambiar parámetros como la frecuencia de muestreo y valorar su impacto en el diagrama de Bode identificado. Por lo general, la frecuencia de muestreo suele coincidir con la frecuencia de conmutación, pero no tiene por qué ser siempre así. Se han realizado pruebas experimentales en condiciones de sub-muestreo. Desde la Figura 45 a la Figura 50 se presentan los resultados de la identificación

del diagrama de Bode del convertidor en condiciones de sub-muestreo y se comparan con el modelo discreto teórico para su validación. La capacidad de cambiar con facilidad la frecuencia de muestreo ha permitido validar no sólo el resultado experimental si no también el modelo teórico en condiciones de sub-muestreo que se desarrolla en [36] y [37], ampliando la utilidad del sistema desarrollado en el presente trabajo.

En los resultados de la Figura 45 a la Figura 50 se presentan los diagramas de Bode identificados tanto con suavizado como sin él. En los resultados obtenidos la frecuencia de conmutación es de 100kHz y se han realizado medidas experimentales en lazo abierto y lazo cerrado cuando la frecuencia de muestreo es 50 kHz (Figura 45-Figura 47) y 25kHz (Figura 48-Figura 50) para convertidores de topología reductora y elevadora.

Todos los resultados muestran de forma gráfica las diferencias teórico-experimental del diagrama de Bode en magnitud y en fase. En el caso de la magnitud sin suavizado se observan diferencias de $\pm 5\text{dB}$ (Figura 45 y Figura 48) a $\pm 15\text{dB}$ (Figura 46, Figura 47, Figura 49 y Figura 50). Estos casos se observan para frecuencias mayores a 20kHz cuando la frecuencia de muestreo es de 50kHz y para frecuencias mayores a 10kHz cuando la frecuencia de muestreo es de 25kHz. Para frecuencias menores a 10kHz la diferencia en magnitud es menor a 1dB. Pasando a la magnitud con suavizado se obtienen diferencias menores a 1dB en todo el rango de frecuencias salvo en la Figura 46 y la Figura 49 donde la diferencia máxima es de 1,5dB.

En el caso de la fase sin suavizado se observan variaciones de $\pm 40^\circ$ (Figura 45, Figura 49 y Figura 50) hasta $\pm 60^\circ$ (Figura 46, Figura 47 y Figura 48). Estos valores se dan a partir de frecuencias mayores a 20kHz cuando la frecuencia de muestreo es de 50kHz y 10kHz cuando la frecuencia de muestreo es de 25kHz. Para frecuencias menores a 10kHz se observan variaciones inferiores a 6° . En el caso de la fase con suavizado estos presentan diferencias de $\pm 6^\circ$ en todo el rango de frecuencias.

Estos resultados permiten comprobar el buen funcionamiento del sistema de identificación cuando se trata de obtener la función de transferencia de un convertidor en condiciones de sub-muestreo.

Figura 45 Reductor 3 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=50kHz$ en lazo cerrado sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 46 Elevador 1 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=50kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 47 Elevador 2 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=50kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 48 Reductor 3 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=25kHz$ en lazo cerrado sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 49 Elevador 1 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=25kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Figura 50 Elevador 2 con $V_e=8V$, ciclo de trabajo=50%, $F_{sw}=100kHz$ y $F_s=25kHz$ en lazo abierto sin proceso de suavizado (a) y con proceso de suavizado (b). Izquierda: diagrama de Bode con los resultados del modelo discreto y del sistema de identificación. Derecha: diferencias en magnitud y fase entre ambos.

Todos los modelos discretos obtenidos han sido generados por el propio sistema de identificación cuyos datos se enviaban a la consola de funciones para su comparación con el resultado de la identificación. También el cambio del valor de la frecuencia de muestreo se ha realizado de forma online mediante la consola sin necesidad de reprogramar el dispositivo SoC.

4. Conclusiones

Se ha presentado un sistema de identificación desarrollado mediante la aplicación directa de la transformada de Fourier en lugar de la correlación cruzada que funciona tanto en lazo abierto como en lazo cerrado.

Se presenta una consola de funciones como herramienta de depuración y recepción de los datos del resultado de los diferentes procesos implementados en el *System on Chip* que permite cambiar determinados parámetros del sistema mientras este se encuentra en funcionamiento evitando tener que reprogramar el dispositivo, ampliando de esta forma las capacidades de funcionamiento online del sistema.

Se ha presentado un reenfoque del uso de la correlación cruzada utilizada en la obtención de la respuesta al impulso que permite establecer de forma automática la amplitud de la perturbación mediante el análisis del ruido obteniendo su desviación típica.

Los resultados experimentales se han obtenido en convertidores reductores y convertidores elevadores, en lazo abierto y lazo cerrado y en condiciones de muestreo estándar y submuestreo. De estos resultados se obtienen diferencias entre el diagrama de Bode identificado y el teórico que varía dependiendo de si se aplica suavizado o no. En el caso de la magnitud cuando no se aplica suavizado se tienen diferencias de hasta $\pm 20\text{dB}$ a partir de 40kHz , $\pm 5\text{dB}$ en el rango de 10kHz a 40kHz y $\pm 1\text{dB}$ para frecuencias menores a 10kHz . En el caso de los resultados con suavizado se obtienen diferencias similares en todo el rango de frecuencias teniendo diferencias mínimas de $\pm 0,2\text{dB}$ y máximas de $\pm 1\text{dB}$. Del mismo modo en el caso de la fase en los diagramas de Bode identificados sin aplicar el suavizado se tienen diferencias de hasta $\pm 50^\circ$ para frecuencias mayores a 20kHz , $\pm 20^\circ$ en el rango de frecuencias de 10kHz a 20kHz y $\pm 5^\circ$ para frecuencias inferiores a 10kHz . Cuando se aplica el proceso de suavizado los resultados muestran diferencias mínimas de $\pm 2^\circ$ y máximas de $\pm 7^\circ$ similares en todo el rango de frecuencias.

Por último, la completa sincronización de los diferentes procesos que integran el sistema de identificación y el control de los instantes de tiempo de muestreo e introducción de la perturbación permiten evitar el uso de técnicas como el proceso de truncamiento o los filtros de pre-enfásis, manteniendo el proceso de suavizado como una técnica opcional.

CAPITULO IV

**Aplicación a la identificación de la
impedancia de convertidores CC/CC en
sistemas multi-convertidores**

1. Introducción

Un sistema de potencia distribuido (DPS por sus siglas en inglés) ofrece flexibilidad, reducción de costes, eficiencia energética y la capacidad de integrar múltiples fuentes y cargas. Los DPS son sistemas multi-convertidores y debido a la interacción dinámica entre ellos es necesario prestar especial atención en su diseño. Las impedancias de salida y entrada de los convertidores son parámetros claves para estudiar y asegurar la estabilidad del sistema.

Típicamente una carga o grupo de cargas son alimentadas por un convertidor de potencia que este a su vez puede recibir su alimentación de otro convertidor lo que desde su punto de vista lo convierte en una carga. El número de convertidores y el comportamiento dinámico cuando actúan como una carga constante o alimentación hacen que sea un sistema complejo [38]-[40].

La estabilidad y la interacción dinámica entre los convertidores deben ser considerados durante la etapa de diseño para evitar potenciales inestabilidades. Existen diferentes criterios de diseño que pueden ser aplicados al estudio de inestabilidades en sistemas multi-convertidores.

La condición para obtener un sistema estable [41] cuando un convertidor actúa como una carga de otro (Figura 51) es que la impedancia de salida del convertidor fuente Z_o sea más pequeña que la impedancia de entrada del convertidor carga Z_i . Como se indica en [42], la impedancia de entrada del convertidor carga está definida por su filtro de entrada y la demanda de potencia constante (resistencia negativa en enfoque de pequeña señal). Por lo tanto, el conocimiento de la impedancia de entrada del convertidor carga es esencial para monitorizar la estabilidad del sistema. Así también, el control del convertidor fuente puede ser adaptado para la impedancia de entrada actual para asegurar la estabilidad.

Figura 51 Conexión en un sistema multi-convertidor: convertidor fuente (1) y convertidor carga (2).

Hay diferentes alternativas para medir la impedancia de entrada del convertidor carga. Típicamente se usan técnicas offline de medida donde se requieren equipos adicionales, que mediante la introducción de una perturbación en el sistema y posterior medida de la corriente y tensión permiten el cálculo de la impedancia de entrada.

Las técnicas de identificación pueden ser extendidas a la medida de impedancia sin requerir instrumentación adicional [43][44]. De esta manera, los sistemas de autoidentificación implementados en sistemas digitales permiten la integración de técnicas de medidas de la impedancia, además de las funciones de control.

2. Identificación de la impedancia de entrada en sistemas multi-convertidores

El sistema de identificación desarrollado en esta tesis incluye la capacidad de identificar la dinámica de la impedancia de entrada Z_i , donde solo se requiere el uso adicional de un sensor de corriente evitando así la necesidad de equipos adicionales para su medida.

En la Figura 52 se representa el diagrama de bloques de la identificación de la impedancia de entrada del convertidor carga. Como se observa, los procesos que intervienen en la identificación son los mismos que se utilizan en la obtención del diagrama de Bode en lazo abierto y lazo cerrado. En cuanto a hardware se refiere, es necesario el uso de un sensor de corriente para acondicionar la señal antes de su muestreo por el ADC. Como se requiere muestrear dos señales (tensión y corriente) es necesario habilitar un segundo canal del dispositivo de conversión.

En el bloque *análisis de Fourier* se incluye el proceso que obtiene el diagrama de Bode de la impedancia. Es un proceso simple, que sólo requiere de una resta entre el

diagrama de Bode tensión-ciclo de trabajo (G_{vd}) y el Bode corriente-ciclo de trabajo (G_{id}).

En este modo de identificación es importante que el tiempo que el sistema de potencia se encuentra perturbado no aumente respecto a los otros dos modos de identificación, sobre todo cuando funciona en lazo cerrado. Esto se consigue realizando en paralelo los procesos de identificación de ambos Bodes (G_{vd} y G_{id}), ya que el ADC utilizado permite activar el muestreo de las señales de todos sus canales en paralelo, es decir, para un mismo punto de perturbación generado por el bloque *PRBS* se obtienen dos señales muestreadas ($y1$ - $y2$), la de tensión y la de corriente evitando tener que realizar dos ciclos de perturbación de la señal de control.

Figura 52 Diagrama de bloques de la identificación de la impedancia en lazo cerrado

3. Resultados experimentales

3.1 Descripción del prototipo

En la Tabla 5 se detallan los parámetros que componen los convertidores empleados en las pruebas experimentales de la identificación de la impedancia en sistemas multi-convertidores.

Tabla 5 Parámetros de los convertidores empleados en las pruebas experimentales de la identificación de la impedancia.

Parámetros	Convertidor de potencia	
	Reductor	Elevador
Inductancia (uH)	76	2200
Condensador de salida (uF)	99	100
Resistencia de carga (Ω)	10	33
Ciclo de trabajo nominal (%)	50	40
Tensión de entrada (V)	8	4
Frecuencia de conmutación (kHz)	100	20

En la Figura 53 se muestra una fotografía con el montaje del prototipo utilizado en las pruebas experimentales. En ella se muestra la tarjeta de desarrollo que contiene el SoC en donde se implementa el sistema de identificación, el dispositivo de muestreo que es un PMOD ADC de dos canales y el convertidor reductor que actúa como convertidor fuente debido a que es el que proporciona la tensión de alimentación al convertidor elevador que actúa como convertidor carga.

Figura 53 Fotografía del prototipo empleado en las pruebas experimentales.

La Figura 54a muestra el esquema eléctrico de la configuración del prototipo cuando funciona en lazo abierto y la Figura 54b cuando funciona en lazo cerrado. En los esquemas se muestra un bloque denominado *L adicional* que consiste en una bobina de $10,46\mu\text{H}/62,8\text{m}\Omega$ que se conecta entre ambos convertidores para observar cómo cambia el diagrama de Bode que se obtiene de la identificación de la impedancia. En las pruebas experimentales se obtienen resultados tanto con la inductancia adicional como sin ella.

(a)

(b)

Figura 54 (a) Esquema eléctrico de la configuración del prototipo cuando funciona en lazo abierto; (b) esquema eléctrico de la configuración del prototipo cuando funciona en lazo cerrado.

En este caso, el convertidor elevador cuenta con un regulador PID analógico integrado que es independiente del sistema de control digital, por lo que su funcionamiento durante las pruebas siempre será en lazo cerrado. La configuración de lazo abierto y lazo cerrado se aplica sólo sobre el convertidor reductor.

3.2 Resultados de la identificación

Los resultados experimentales proporcionados por el sistema de identificación se comparan con las medidas obtenidas con un equipo comercial de análisis de la respuesta en frecuencia (FRA) para su validación.

Desde la Figura 55 a la Figura 60 se representan los resultados obtenidos de la identificación de la impedancia tanto con el proceso opcional de suavizado aplicado como sin él. Se muestran resultados cuando el convertidor fuente funciona en lazo abierto (Figura 55 y Figura 56) y también cuando funciona en lazo cerrado (Figura 57). Además, se han realizado pruebas experimentales adicionales introduciendo una inductancia entre ambos convertidores para observar cómo afecta a la dinámica de la impedancia (Figura 56 y Figura 57).

También se incluyen resultados para una frecuencia de muestreo en condiciones de sobre-muestreo lo que permite ampliar la frecuencia máxima a la que se obtiene el diagrama de Bode. En esta situación de sobre-muestreo se realizan medidas en condiciones de lazo abierto (Figura 58 y Figura 59) y lazo cerrado (Figura 60) del convertidor fuente y también se obtienen resultados cuando se introduce una inductancia entre ambos convertidores (Figura 59 y Figura 60).

Al tratarse de una comparación entre medidas experimentales, el equipo utilizado para la validación (FRA) presenta problemas a la hora de medir el diagrama de Bode a partir de los 30kHz por lo que solo se valoran las diferencias por debajo de estas frecuencias. En el caso de los diagramas de Bode sin aplicación del suavizado existen diferencias de hasta $\pm 5\text{dB}$ para frecuencias entre 10kHz y 30kHz y de $\pm 1,5\text{dB}$ para frecuencias menores a 10kHz. En el caso de la fase sin aplicación del suavizado se tienen diferencias de $\pm 20^\circ$ para el rango de frecuencias 10kHz a 30kHz y de $\pm 6^\circ$ para frecuencias inferiores a 10kHz. En el caso del diagrama de Bode con suavizado se obtienen diferencias en magnitud de $\pm 1,5\text{dB}$ y en fase de hasta $\pm 6^\circ$.

Figura 55 Impedancia de entrada del convertidor carga con $F_s=100\text{KHz}$ sin inductancia adicional y en lazo abierto: sin suavizado (a) y con suavizado (b)

Figura 56 Impedancia de entrada del convertidor carga con $F_s=100\text{KHz}$ con inductancia adicional y en lazo abierto: sin suavizado (a) y con suavizado (b)

Figura 57 Impedancia de entrada del convertidor carga con $F_s=100\text{KHz}$ con inductancia adicional y en lazo cerrado: sin suavizado (a) y con suavizado (b)

Figura 58 Impedancia de entrada del convertidor carga con $F_s=200\text{KHz}$ sin inductancia adicional y en lazo abierto: sin suavizado (a) y con suavizado (b)

Figura 59 Impedancia de entrada del convertidor carga con $F_s=200\text{KHz}$ con inductancia adicional y en lazo abierto: sin suavizado (a) y con suavizado (b)

Figura 60 Impedancia de entrada del convertidor carga con $F_s=200\text{KHz}$ con inductancia adicional y en lazo cerrado: sin suavizado (a) y con suavizado (b)

4. Conclusiones

Se ha presentado una aplicación para la identificación del diagrama de Bode de la impedancia de entrada en sistemas multi-conversidores utilizando el sistema de identificación presentado en el capítulo III siendo sólo necesario la utilización de un elemento hardware adicional que es el sensor de corriente.

En la validación se utiliza un equipo comercial de análisis de respuesta en frecuencia (FRA) que permite medir el diagrama de Bode y compararlo con el diagrama de Bode identificado utilizando el sistema propuesto, obteniéndose diferencias mínimas

de $\pm 1,5\text{dB}$ y máximas de $\pm 5\text{dB}$ en magnitud y en fase se obtienen diferencias mínimas de $\pm 6^\circ$ y máximas de $\pm 20^\circ$ cuando no se aplica el proceso de suavizado. Estas diferencias son más constantes en el rango de frecuencias valoradas (48Hz-30kHz) cuando se aplica el proceso de suavizado y se mantienen en $\pm 1,5\text{dB}$ en magnitud y $\pm 6^\circ$ en fase.

El sistema se integra en el mismo SoC en donde se incluyen los demás procesos que se desarrollan en esta tesis, manteniendo la característica online del sistema. Se pasa de la capacidad de identificar el diagrama de Bode de un convertidor en lazo abierto y lazo cerrado a incluir la capacidad de identificar el diagrama de Bode de la impedancia de entrada de un convertidor CC/CC en sistemas multi-convertidores.

CAPITULO V

Aplicación al Auto-Diseño del Sistema de Control

1. Introducción

Establecido el funcionamiento del sistema de identificación y su validación mediante pruebas experimentales se procede a dar un paso más en la dirección de la autonomía y funcionalidad del sistema desarrollado.

Cuando se utiliza la aproximación de respuesta en frecuencia para calcular el regulador, los valores de frecuencia de cruce f_c y margen de fase MF son los objetivos de control que el diseñador especifica como punto de partida. Sin embargo, estos valores especificados inicialmente puede que no sean alcanzables, es decir, para una planta dada y un tipo de regulador no hay solución para la ecuación que relaciona los parámetros del regulador (posición polos y ceros) con el margen de fase y frecuencia de cruce del sistema, o bien la solución que existe no resulta en un sistema que efectivamente cumpla la especificación inicial. Esto conlleva que sea necesario por parte del usuario comprobar que estos se cumplen mediante cálculos matemáticos. El diseño del regulador a partir de los requisitos dinámicos de margen de fase, frecuencia de cruce y la respuesta en frecuencia del convertidor es un proceso factible de integrar en el sistema de control digital para que pueda ser ejecutado de forma automática.

El objetivo es que el sistema digital diseñe por sí mismo el lazo de control con la mayor frecuencia de cruce posible para una margen de fase predeterminado, que sea estable, factible y cuyo comportamiento dinámico sea el esperado.

En este capítulo se detallan los diferentes procesos que intervienen en el auto-diseño del sistema de control, que consiste en el cálculo del regulador en lazo cerrado a partir de los datos obtenidos en la identificación de la respuesta en frecuencia del convertidor.

2. Metodología de cálculo de los coeficientes del regulador

En la Figura 61 se muestra el diagrama de bloques del sistema de control en lazo cerrado que se tomará como referencia para el auto-diseño del sistema de control.

Al tratarse de un sistema discreto es necesario el uso de un ADC para el muestreo de la tensión de salida y debido a que el ADC tiene un rango de valores de tensión de funcionamiento es necesario acondicionar la señal de tensión antes de su muestreo. Esto

se representa de forma gráfica en el diagrama de bloques de la Figura 61, que contiene los siguientes bloques:

- $C(\omega)$ es la función de transferencia del regulador discreto.
- G_{DPWM} es la función de transferencia del modulador en ancho de pulso digital.
- $G_{vd}(\omega)$ es la función de transferencia de la planta del convertidor de potencia ciclo de trabajo-tensión de salida.
- G_{sensor} es la función de transferencia del sensor, en este caso se usa un sensor de ganancia constante.
- G_{ADC} es la función de transferencia del conversor A/D.

Figura 61 Diagrama de bloques del sistema de control

Se considerará, sin pérdida de generalidad, que el sistema de control integra un regulador digital PID, con dos ceros reales a la misma frecuencia (r_z) y un integrador de ganancia K [45]. La función de transferencia del regulador se indica mediante las expresiones ((35)-(37)). En este caso, la señal a controlar es la tensión de salida, por lo que la señal de entrada del regulador es el error ($e(z)$) resultante de la diferencia de la tensión de referencia (valor deseado) menos el valor de la tensión de salida, mientras que la señal proporcionada por el regulador es el ciclo de trabajo ($d(z)$).

$$H_{reg}(z) = \frac{d(z)}{e(z)} = K \cdot \frac{(z - r_z)^2}{(z - 1) \cdot z} \quad (35)$$

$$H_{reg}(z) = K \cdot \frac{(1 - r_z \cdot z^{-1})^2}{(1 - z^{-1})} \quad (36)$$

$$H_{reg}(z) = \frac{d(z)}{e(z)} = \frac{K - 2 \cdot K \cdot r_z \cdot z^{-1} + K \cdot r_z^2 \cdot z^{-2}}{1 - z^{-1}} \quad (37)$$

El cálculo del regulador consiste en determinar los valores de K y r_z a partir de los requisitos dinámicos de margen de fase y frecuencia de cruce. Los valores de estos parámetros se obtienen mediante (38) y (39).

$$r_z = \cos(2 \cdot \pi \cdot f_c \cdot T_s) - \frac{\sin(2 \cdot \pi \cdot f_c \cdot T_s)}{\tan \left[\frac{(MF - \pi - \arg(G(j \cdot 2 \cdot \pi \cdot f_c \cdot T_s)) + \tan^{-1}(\frac{\sin(2 \cdot \pi \cdot f_c \cdot T_s)}{\cos(2 \cdot \pi \cdot f_c \cdot T_s) - 1} + 2 \cdot \pi \cdot f_c \cdot T_s))}{2} \right]} \quad (38)$$

$$K = \frac{1}{\frac{|e^{j \cdot 2 \cdot \pi \cdot f_c \cdot T_s} - r_z|}{|e^{j \cdot 2 \cdot \pi \cdot f_c \cdot T_s} - 1|} \cdot |G(j \cdot 2 \cdot \pi \cdot f_c \cdot T_s)|} \quad (39)$$

Donde: f_c es la frecuencia de cruce; T_s es el periodo de muestreo; MF es el margen de fase especificado; y G es la función de transferencia del convertidor de potencia.

Al tratarse de un regulador digital la implementación del regulador PID se lleva a cabo mediante la ecuación en diferencias que se obtiene a partir de su función de transferencia. A partir de la expresión (37) se obtiene la ecuación en diferencias (40).

$$d_0 = K \cdot e_0 - 2 \cdot K \cdot r_z \cdot e_{-1} + K \cdot r_z^2 \cdot e_{-2} + d_{-1} \quad (40)$$

Si se equipara la expresión (40) a la expresión estándar de una ecuación en diferencias (41) se determinan los valores de los coeficientes ((42)-(45)).

$$d_0 = \frac{b_0 \cdot e_0 + b_1 \cdot e_{-1} + b_2 \cdot e_{-2} - a_1 d_{-1}}{a_0} \quad (41)$$

$$b_0 = K \quad (42)$$

$$b_1 = -2 \cdot K \cdot r_z \quad (43)$$

$$b_2 = K \cdot r_z^2 \quad (44)$$

$$a_0 = 1; a_1 = -1 \quad (45)$$

Donde e_0 es el error en el instante actual, e_{-1} y e_{-2} es el error en instantes anteriores, d_{-1} es el valor del ciclo de trabajo en el instante anterior y d_0 es el ciclo de trabajo en el instante actual.

3. Proceso de auto-diseño

3.1 Condiciones de viabilidad del diseño del regulador

No cualquier valor de la combinación de margen de fase y frecuencia de cruce utilizado en el diseño del regulador cumple con las especificaciones dinámicas del sistema funcionando en lazo cerrado y es necesario aplicar condiciones para garantizar que el sistema sea estable y factible. Estas condiciones son [46]:

1. La localización del cero debe ser un número real positivo $r_z > 0$.
2. La ganancia de lazo debe cruzar por 0dB una sola vez. Si no fuera así, la frecuencia de cruce efectiva sería más baja o el diseño podría ser inestable.

Estas dos condiciones aseguran el cumplimiento de margen de fase y frecuencia de cruce deseados y que se verifican a partir de la magnitud y fase de la ganancia de lazo cuando el sistema funciona en lazo cerrado.

Si se aplican sólo esas dos condiciones se pueden obtener resultados en la magnitud de la ganancia de lazo como el presentado en la Figura 62a donde se observa que, aunque cumple la condición de un único corte por 0dB, el valle de la curva se localiza muy próxima a la línea de 0dB. Esto supone un problema, ya que debido a cambios en el comportamiento dinámico del convertidor la curva de la magnitud puede sufrir un desplazamiento negativo lo que se traduciría en que esta corte más de una vez por 0dB y que, por tanto, el sistema no cumpla con la frecuencia de cruce deseada. Esto se muestra en la Figura 62b.

Para evitar este inconveniente se introduce una tercera condición en el proceso de auto-diseño del regulador que se une a las dos descritas inicialmente. Esta consiste en asegurar que la diferencia mínima entre el valle de la curva de la magnitud de la ganancia de lazo y la línea de 0dB sea de un determinado valor M lo que evitaría el problema descrito previamente. En la Figura 63 se muestra un ejemplo de auto-diseño con tres condiciones donde se observa el cumplimiento de la tercera condición introducida, siendo para este caso M igual a 5dB.

Figura 62 Obtención de ganancia de lazo con auto-diseño de regulador considerando dos condiciones: (a) Cumple condición de frecuencia de cruce; (b) presenta más de un cruce por la línea de 0dB.

Figura 63 Ejemplo de obtención de ganancia de lazo con auto-diseño considerando tres condiciones de diseño.

3.2 Espacio de diseño de reguladores viables

La aproximación al proceso de auto-diseño se basa en parte en la metodología de obtención de un espacio de diseño, que puede encontrarse en detalle en [47] y [48]. Este espacio de diseño, también llamado mapa de soluciones se muestra en una gráfica en la que en el eje x se representan las frecuencias de cruce f_c y en el eje y los márgenes de fase MF (Figura 64). Se muestran tres zonas claramente diferenciadas: la zona verde corresponde a diseños viables, la zona amarilla a diseños viables pero que puede presentar ciertos comportamientos indeseados (por ejemplo, sobreoscilaciones de gran amplitud cuando el regulador actúa frente a perturbaciones) y la zona roja donde es inviable el diseño del regulador por no respetar las condiciones de viabilidad.

Figura 64 Ejemplo de espacio de diseño.

Dentro del espacio de diseño verde, los pares (f_c, MF) se corresponden con diseños que cumplen con los requisitos dinámicos establecidos, además de cumplir con que el sistema sea estable y el diseño del regulador factible. La utilidad de este espacio de diseño es la de permitir al usuario fijar de un solo vistazo todas las posibilidades que podría implementar sin tener que recurrir a técnicas de ensayo y error.

Las fronteras de este espacio se buscan de forma iterativa: para cada par (f_c, MF) se calculan los coeficientes del regulador que satisfagan la frecuencia de cruce y margen de fase impuestos y el resultado se analiza para verificar si el diseño obtenido es estable y factible y puede, por tanto, considerarse dentro del espacio de diseño. Para generar el

espacio de diseño es necesario disponer de la respuesta en frecuencia del convertidor para el que se desea diseñar el regulador. Una vez generado el espacio de diseño, el usuario puede fácilmente analizarlo y determinar cuál es la combinación de frecuencia de cruce y margen de fase que cumpliría sus requisitos.

Esta metodología de diseño ha sido analizada con detalle en [48] y aplicada al cálculo de reguladores digitales. Además de las condiciones de estabilidad descritas en la sección anterior, se pueden considerar condiciones de ciclo límite sobre la ganancia integral [48].

En este trabajo el espacio de diseño se obtiene mediante un script desarrollado en Matlab. Sobre este espacio de diseño el usuario puede elegir los requisitos dinámicos fijando una frecuencia de cruce y un margen de fase con la certeza de que el diseño es factible. Una vez fijados esos parámetros el script calcula los coeficientes del regulador correspondiente.

3.3 Descripción del proceso

Con las condiciones de viabilidad del diseño del regulador establecidas se procede a describir el funcionamiento del proceso. El proceso de auto-diseño consiste en encontrar la máxima frecuencia de cruce f_c para un margen de fase inicialmente especificado. El diseño propuesto deberá cumplir las condiciones de estabilidad y factibilidad indicadas en la sección *Condiciones de viabilidad del diseño del regulador*.

En la Figura 65 se representa el diagrama de flujo del proceso donde destacan las principales funciones que intervienen en el sistema de auto-diseño del regulador.

El sistema inicia el proceso de diseño asignando valores a la frecuencia de cruce y margen de fase. Los valores de la frecuencia de cruce deben coincidir con los valores del vector de frecuencia del diagrama de Bode del convertidor identificado, ya que de esta manera se obtienen de forma precisa los valores de magnitud y fase a una frecuencia determinada. Es necesario recordar que no se obtienen puntos infinitos en la identificación de la respuesta en frecuencia del convertidor y que el número de puntos y la resolución en frecuencia los establece la longitud de la PRBS (apartado *Señal de perturbación PRBS*).

Figura 65 Diagrama de flujo con las principales funciones que intervienen en el sistema de auto-diseño del regulador.

La expresión (46) es la que determina el valor de la frecuencia de cruce en cada iteración, donde: F_s es la frecuencia de muestreo, N_{bits} es el número de bits de la PRBS, i es el número de iteración del proceso con valor inicial uno y L es la longitud de los datos de la identificación (en este trabajo la longitud de datos de la identificación es de 1024 puntos). Por otro lado, el margen de fase se establece en 50° , este valor se puede cambiar a través de la consola de funciones.

$$f_{c_i} = \frac{F_s}{2^{N_{bits}}} \cdot (L - i) \quad (46)$$

Con los valores identificados de magnitud y fase de la planta del convertidor se obtiene la frecuencia del cero a la frecuencia de cruce objetivo utilizando (38).

Si el valor del cero es un número comprendido entre los valores 0 y 1, se valida el cumplimiento del primer requisito y se completa el cálculo del regulador hallando el valor de K con (39) antes de pasar a comprobar la segunda condición debido a que es necesario obtener la función de transferencia del regulador. En caso de que no se cumpla la primera condición el sistema de diseño aumenta en una unidad el valor de i e inicia una nueva comprobación.

Una vez verificado el cumplimiento de la primera condición se procede a validar la segunda condición: número de cortes por 0dB. Para ello se utiliza el diagrama de Bode de la ganancia de lazo que se obtiene de forma analítica utilizando el diagrama de Bode identificado de la planta del convertidor y la función de transferencia del regulador. En un caso ideal, el diagrama de Bode de la ganancia de lazo no presentaría ruido y la comprobación de la segunda condición sería muy fácil de realizar, pero esto no se cumple en un caso real, donde el ruido, aunque de pequeña amplitud, está muy presente.

Si se utiliza una función que simplemente compruebe cuando se ha pasado de un valor positivo a uno negativo o viceversa pueden existir falsos positivos. En la Figura 66 se muestra un ejemplo. Se observa como el ruido genera tres cortes por 0dB, cuando realmente se trata de un solo corte si el ruido no existiese.

Figura 66 Ejemplo de número de cortes por 0dB en ganancia de lazo.

Se ha desarrollado una función más robusta que permita eliminar el problema generado por el ruido. La función busca un primer corte por 0dB. Cuando se detecta se comprueba la tendencia: negativa, cuando se ha pasado de un valor positivo a uno negativo; positiva, cuando se ha pasado de un valor negativo a uno positivo.

Para comprobar que la curva de la ganancia de lazo mantiene una tendencia, la función lee los siguientes puntos que son los que permitirán verificar la misma. Debido a que es una representación a escala logarítmica la densidad de puntos aumenta con la frecuencia, por lo que los puntos necesarios para comprobar la tendencia no pueden ser los mismos en todo el rango de frecuencias. Para solventar esto se emplea un sistema de segmentos similar al implementado en la sección del proceso de suavizado (apartado *Post procesado de la medida: proceso de suavizado*)

El número de puntos que abarca cada segmento es el mismo que el empleado en el proceso de suavizado, la diferencia reside en el número de puntos considerados para la confirmación de una tendencia. Este número de puntos se establece mediante la expresión (47), donde $puntos_o$ es el número de puntos iniciales; y j es el número de segmento.

$$puntos_j = puntos_o \cdot j \quad (47)$$

En este proceso se dividen los datos en 4 segmentos y se establece un valor de 5 como puntos iniciales. En la Figura 67 se indican el rango de datos contenidos en cada segmento y el número de puntos considerados para confirmar una tendencia para cada segmento.

Figura 67 Representación gráfica de datos por segmento y número de puntos para confirmación de tendencia utilizado en cada segmento para una longitud de datos de 1024 puntos.

Siguiendo con la descripción del proceso, cuando se verifica una tendencia la variable que registra el número de cortes aumenta su valor en una unidad. El siguiente corte no puede tener la misma tendencia, es decir, si la curva ha cortado en tendencia negativa un segundo corte no puede tener el mismo signo.

La Figura 68 muestra un ejemplo de aplicación de este proceso. El sistema detecta un primer corte de tendencia negativa (1), confirma la misma por lo que registra el corte y signo de la tendencia. Se detecta un segundo corte, esta vez de tendencia positiva (2) pero el número de puntos disponibles en este segundo corte no son suficientes para que este sea confirmado, por lo que el proceso no registra ni corte ni signo de tendencia. Se produce un tercer corte, pero en este caso sí que existen puntos suficientes para confirmar la tendencia (3) pero presenta el mismo signo que el primer corte (negativa), por lo tanto, el proceso descarta este tercer corte ya que no pueden producirse dos cortes continuos con el mismo signo de tendencia.

Figura 68 Ejemplo de funcionamiento del proceso de comprobación de número de cortes por 0dB.

Finalmente, el sistema registra un solo corte en lugar de tres y, por tanto, dará como válido el cumplimiento de la segunda condición.

El proceso de verificación de cumplimiento de la tercera condición que consiste en que la diferencia mínima entre el valle de la curva de la magnitud de la ganancia de lazo y la línea de 0 dB sea de un valor M utiliza el mismo proceso empleado en la validación del número de cortes por 0dB. Esto es debido a que para asegurar el cumplimiento de la tercera condición es suficiente con comprobar que existe un único corte por M por parte de la curva de magnitud de la ganancia de lazo.

4. Resultados experimentales

En esta sección se presentan los resultados experimentales obtenidos utilizando el proceso de auto-diseño del sistema de control desarrollado. También se indican los convertidores de potencia utilizados y la metodología empleada para su validación.

4.1 Datos de los convertidores

Se han utilizado diferentes convertidores de potencia para la validación del proceso desarrollado. En la Tabla 6 se indican los valores de los principales parámetros de los convertidores empleados.

Tabla 6 Principales parámetros de los convertidores de potencia utilizados en las pruebas experimentales.

Parámetros	Convertidor de potencia				
	Reductor 1	Reductor 2	Reductor 3	Elevador 1	Elevador 2
Inductancia (uH)	64,6	4,85	47,3	64,6	47,3
Condensador de salida (uF)	104	170,13	249,33	95	93,54
Resistencia de carga (Ω)	2,1	7,5	2,2	14,6	22,4
Ciclo de trabajo nominal (%)	50				
Tensión de entrada (V)	8				
Frecuencia de conmutación (kHz)	100				

4.2 Representación de resultados y validación

Para la validación del proceso de auto-diseño del sistema de control se utiliza el espacio de diseño descrito en *Espacio de diseño de reguladores viables*, donde en el espacio de diseño obtenido a partir de la respuesta en frecuencia del convertidor se señala la localización del punto resultante de la combinación frecuencia de cruce - margen de fase proporcionado por el sistema de auto-diseño, que se espera que se localice cerca de la frontera de estabilidad ya que el objetivo del sistema desarrollado es diseñar el regulador con la mayor frecuencia de cruce posible dentro de los criterios de estabilidad y factibilidad de diseño. También se comparan los coeficientes del regulador generados por el espacio de diseño con los obtenidos con el proceso de auto-diseño para completar la validación

Los resultados obtenidos se representan a partir de la magnitud de la ganancia de lazo donde se indica la frecuencia de cruce a la que corta por 0dB, la fase de la ganancia de lazo en donde se indica el valor de la fase a la frecuencia de cruce para comprobar el cumplimiento del margen de fase especificado y los coeficientes del regulador proporcionado por el proceso de auto-diseño del sistema de control. El diagrama de Bode de la ganancia de lazo se obtiene de forma analítica utilizando el diagrama de Bode identificado de la planta del convertidor y la respuesta en frecuencia teórica del regulador proporcionado por el sistema de auto-diseño. Desde la Figura 69 a la Figura 73 se muestran los resultados proporcionados por el proceso de auto-diseño del sistema de control (a) con los cuales se adjunta el espacio de diseño correspondientes (b) para la localización del par de diseño y comparación de coeficientes obtenidos. En todos los casos el margen de fase se ha establecido en 50°.

Figura 69 Resultado del auto-diseño del regulador para el convertidor reductor 1 (a) y la localización del par frecuencia de cruce-margen de fase en el espacio de diseño para su validación (b)

Figura 70 Resultado del auto-diseño del regulador para el convertidor reductor 2 (a) y la localización del par frecuencia de cruce-margen de fase en el espacio de diseño para su validación (b)

Figura 71 Resultado del auto-diseño del regulador para el convertidor reductor 3 (a) y la localización del par frecuencia de cruce-margen de fase en el espacio de diseño para su validación (b)

Figura 72 Resultado del auto-diseño del regulador para el convertidor elevador 1 (a) y la localización del par frecuencia de cruce-margen de fase en el espacio de diseño para su validación (b)

Figura 73 Resultado del auto-diseño del regulador para el convertidor elevador 2 (a) y la localización del par frecuencia de cruce-margen de fase en el espacio de diseño para su validación (b)

Los resultados experimentales muestran como el proceso de auto-diseño del sistema de control diseña el regulador con la mayor frecuencia de cruce posible que cumpla con los criterios de viabilidad ya que el punto del par frecuencia de cruce-margen de fase se localiza cerca de la frontera de diseño siempre asegurando el cumplimiento de los requisitos dinámicos de frecuencia de cruce y margen de fase. En todos los casos los coeficientes proporcionados por el proceso desarrollado coinciden con los indicados por el espacio de diseño.

Al igual que se ha incluido un coeficiente de seguridad de 5dB en el valle de la ganancia, también se podría incluir otros coeficientes de seguridad. Por ejemplo, en la frecuencia de cruce para que el diseño no esté tan próximo a la frontera.

5. Conclusiones

Se ha presentado una aplicación de auto-diseño del regulador que hace uso del diagrama de Bode de un convertidor obtenido por el sistema de identificación a partir del cual realiza un barrido en busca de la mayor frecuencia de cruce para un margen de fase establecido.

En el sistema descrito se ha considerado el cumplimiento de tres condiciones para asegurar la viabilidad del regulador: un único corte por 0dB en la magnitud de la ganancia de lazo, localización del cero r_z mayor a 0 y valle de la magnitud de la ganancia de lazo igual o superior a un valor M . Además, mediante la ganancia de lazo del sistema también se comprueba que cumple con los requisitos dinámicos de frecuencia de cruce y margen de fase establecidos para el diseño del regulador resultante del proceso de auto-diseño.

Por otra parte, con la implementación del proceso de auto-diseño del regulador también se consigue aumentar la autonomía del sistema. Ya no solo es capaz de medir el diagrama de Bode de un convertidor o el diagrama de Bode de la impedancia en un sistema multi-convertidor, ya sea en lazo abierto o lazo cerrado, sino también cerrar su lazo de control asegurando el cumplimiento de los requisitos dinámicos.

CAPITULO VI

**Aplicación a la identificación paramétrica
del condensador de salida de
convertidores CC/CC**

1. Introducción

La prevención de fallos en convertidores y sistemas distribuidos de potencia para sectores como la automoción, energías renovables o en aplicaciones más críticas como satélites o aeronaves es un factor importante que se debe considerar durante su proceso de diseño. Una forma de dar pasos en esa dirección es el uso de técnicas de monitorización de convertidores de potencia que pueden ser integradas en el sistema de control del convertidor proporcionando capacidad de diagnóstico.

En casos prácticos, el problema se ha solventado usando circuitos de medida [49] adicionales y posterior procesamiento de los datos recolectados. La implementación de la identificación de la respuesta en frecuencia de los convertidores de potencia en plataformas digitales usando los sensores requeridos para la regulación ha permitido implementar características de monitorización de la condición del convertidor con control digital [50]-[52].

Uno de los componentes críticos desde el punto de vista de la fiabilidad es el condensador de almacenamiento de energía en la etapa de potencia. En algunos casos, la degradación del aluminio de los condensadores electrolíticos [53] conlleva a que las características eléctricas empeoren progresivamente, afectando al rendimiento y fiabilidad del convertidor de potencia [54][55].

La capacidad y la resistencia serie equivalente modifican sus valores a lo largo de la vida útil del componente. La medida de la capacidad y la resistencia serie equivalente (ESR) del condensador es una forma de estimar el estado del componente. Cuando la capacidad es menor que un valor determinado, o la ESR es mayor a un valor establecido, el condensador se puede considerar cerca del fin de su vida útil. El conocimiento exacto de la tensión y corriente en el condensador permiten caracterizar su impedancia. Sin embargo, la impedancia del condensador también puede ser medida usando medidas indirectas, como la respuesta en frecuencia del convertidor.

El sistema de identificación desarrollado en este trabajo tiene la capacidad de proporcionar la respuesta en frecuencia del convertidor tanto en lazo abierto como en lazo cerrado. Al estar implementada la etapa de identificación en una plataforma digital es factible implementar el sistema de monitorización en la misma plataforma sin necesidad de nuevos elementos hardware.

En la aplicación de la caracterización del condensador de salida de convertidores CC/CC se presenta una forma de diagnóstico del estado del convertidor a través de la monitorización de la impedancia del condensador de salida usando los datos proporcionados por el sistema de identificación y elementos hardware ya existentes. En este capítulo se detallan las herramientas empleadas y el funcionamiento del sistema de monitorización.

2. Sistema de monitorización del estado del convertidor

Se presenta un sistema que permite estimar los valores de capacidad y ESR del condensador de salida en convertidores de potencia que, debido a su uso o a un posible fallo, varía con el tiempo. Inicialmente se dan por conocidos los valores de los parámetros que integran el convertidor de potencia al inicio de su vida (inductancia, capacidad, ESRs asociadas, carga, etc.) Esto no crea una necesidad adicional en la implementación del sistema, ya que para diseñar y construir un convertidor de potencia es necesario conocer el valor de sus componentes y características eléctricas. En la Figura 74 se muestra el diagrama de bloques del sistema de caracterización de la impedancia del condensador de salida donde se observa que se hace uso del sistema de identificación desarrollado en el *CAPITULO III* (bloque Sistema de Identificación no paramétrica) y la ubicación donde se integra el sistema desarrollado en este capítulo (bloque Algoritmo basado en DTW (*Dynamic time warping*)).

Figura 74 Diagrama de bloques del sistema propuesto para caracterizar la impedancia del condensador de salida (C y ESR).

Uno de los datos a utilizar es el diagrama de Bode de la planta del convertidor proporcionado por el sistema de identificación, que se usa en la comparación con el modelo discreto del convertidor a monitorizar. Se usa el modelo discreto para obtener el diagrama de Bode teórico del convertidor debido a la capacidad de describir de forma precisa la respuesta en frecuencia de convertidores controlados digitalmente [31] mediante la función de transferencia tensión de salida – ciclo de trabajo que considera los parámetros mencionados previamente. Mediante la comparación de los diagramas de Bode teórico e identificado, es posible estimar la impedancia del condensador de salida a partir de la respuesta en frecuencia del sistema, asumiendo que el resto de parámetros del convertidor mantienen sus valores con cambios mínimos o inalterados.

Al inicio del ciclo de vida del convertidor se puede comprobar de forma activa que la medida experimental que se obtiene con el sistema de identificación es similar a la obtenida con el modelo discreto. A partir de ese momento se puede comparar si el diagrama de Bode identificado presenta cambios respecto al diagrama de Bode teórico inicial. En caso de ser así se considera que uno o varios de los parámetros del convertidor han cambiado.

2.1 Metodología empleada en la comparación de datos

Uno de los puntos clave de este proceso es cómo llevar a cabo la comparación entre el resultado de la identificación no paramétrica G_{vd_id} y la respuesta en frecuencia del modelo discreto G_{vd_dm} .

Una forma de evaluar la similitud entre ambas funciones de transferencia es usando la distancia Euclídea útil en sistemas de reconocimiento [56][57]. La distancia Euclídea se calcula usando (48), y su coste se obtiene mediante (49). En esta expresión N es la longitud de datos de la respuesta en frecuencia identificada. Si se obtiene el coste de la función de transferencia identificada en diferentes momentos de tiempo a lo largo de la vida útil del convertidor y si la variación del coste es significativa, podría implicar que algunos parámetros del convertidor han cambiado.

$$Ed_n = \sqrt{(G_{vd_id}(f_n) - G_{vd_dm}(f_n))^2} \quad (48)$$

$$Ecost = \sum_n^N Ed_n \quad (49)$$

Una segunda opción es el algoritmo *Dynamic time warping* (DTW) y es el que se usa en este trabajo debido a que presenta una mayor precisión en la aproximación del valor de la impedancia del condensador en comparación con la distancia Euclídea. Esto se puede ver en los *Resultados experimentales*.

El DTW se usa para medir la distancia entre dos secuencias temporales con el objetivo de determinar la similitud entre ambas sin que influya una fluctuación en el eje temporal o diferencia de tiempo [58][59]. Este algoritmo es ampliamente usado en sistemas de reconocimiento de voz donde pueden existir diferencias temporales entre dos muestras que se consideran idénticas además de ser útil en otros campos como la minería de datos, reconocimiento de gestos, robótica, medicina, etc. [60]-[64].

El algoritmo proporciona diferentes figuras de mérito para evaluar la similitud entre dos secuencias: coste total, *match* y *warp path*. El *match* indica la correspondencia de un punto de una señal con los puntos de la señal con la que se compara (Figura 75). El *warp path* indica el recorrido que sigue en la matriz de coste para la obtención del coste total cuanto más se parecen las señales más recto es el camino. La Figura 76 representa un ejemplo de *warp path* donde la línea azul es el resultado de la comparación y la línea naranja sería el recorrido en la matriz si las dos señales fuesen idénticas. El coste total es un buen indicador cuantitativo de la similitud entre secuencias y permite determinar la secuencia que presenta mayor similitud con el patrón establecido. En este caso se utiliza para determinar qué modelo teórico es más similar a la función de transferencia identificada.

Figura 75 Similitud entre dos series utilizando el DTW: *match*.

Figura 76 Similitud entre dos series utilizando el DTW: *warp path*. La línea azul representa el resultado de la comparación y la línea naranja el caso en que las dos señales fuesen idénticas.

El algoritmo DTW requiere calcular una matriz de $M \times N$, siendo M y N la longitud de las secuencias a comparar. Cada columna de la matriz representa la distancia Euclídea de un punto de la secuencia con respecto a todos los puntos de la otra secuencia más el mínimo establecido por las celdas adyacentes (Figura 77). Cada elemento de la matriz se calcula mediante (50). El elemento $d_{M,N}$ de la matriz establece el coste total.

$$d_{m,n} = \sqrt{(G_{vd_{id}}(f_m) - G_{vd_{dm}}(f_n))^2} + \min \begin{cases} d_{m-1,n-1} \\ d_{m-1,n} \\ d_{m,n-1} \end{cases} \quad (50)$$

Figura 77 Construcción de la matriz de coste

Debido al número de operaciones necesarias para completar la matriz de coste existen métodos para acelerar la obtención de esta que consisten en limitar los cálculos

realizados. Se basan en establecer límites en la construcción de la matriz de coste. Los dos más conocidos son la banda Sakoe-Chuba [59] y el paralelogramo Itakura [65]. Estos se muestran en la Figura 78. El ancho o ventana de cada área se fija mediante un parámetro.

Figura 78 Restricciones en el cálculo de la matriz de coste: (a) método de la banda Sakoe-Chuba y (b) método del paralelogramo Itakura.

Los métodos señalados restringen la comparación de un punto de una secuencia con un limitado número de puntos de la segunda secuencia en lugar de con todos los puntos. El inconveniente que presentan estos métodos es que se asume que el camino que se sigue para la obtención del coste total (denominado *warp path*) se localiza dentro de la zona calculada (zona gris) y, por tanto, el algoritmo DTW establece el camino óptimo

dentro de la zona restringida. En este trabajo se utiliza el método de la banda de Sakoe-Chuba ya que presenta menos errores que el método del paralelogramo Itakura [66].

Por otro lado, el algoritmo DTW se implementa en la misma plataforma digital que los otros procesos detallados en este documento para mantener la capacidad completamente online del sistema desarrollado, por lo que es importante la optimización de los recursos requeridos para la implementación de esta herramienta. Para conseguir esto, además del uso del método de restricción, el algoritmo DTW desarrollado no implementa aquellas funciones que no se utilizan (*match* y *warp path*). Sin embargo, lo que más reduce el consumo de recursos es la construcción de la matriz de coste de forma dinámica.

La ejecución dinámica se realiza mediante dos vectores de longitud L , siendo esta la longitud de datos de los diagramas de Bode obtenidos en la identificación y modelo discreto. La generación de la matriz de coste dinámica se representa de forma gráfica en la Figura 79. La ejecución es la siguiente:

1. Se inicializan ambos vectores con valores Inf salvo la posición $d_{1,1}$ de la primera columna que inicia su valor en cero.
2. Se completan ambos vectores siguiendo el proceso de cálculo de la matriz de coste (50) y aplicando el método de la banda de Sakoe-Chuba.
3. Los datos de la columna 2 se desplazan a la columna 1 sustituyendo sus valores, debido a que, una vez completada la segunda columna, los datos de la primera ya no son necesarios para el cálculo de las siguientes columnas de la matriz de coste.
4. Una vez desplazados los datos se inicializan los valores del segundo vector con Inf para el cálculo de los valores de la columna que proceda en ese momento.
5. Se completan los valores de la segunda columna siguiendo el criterio para generar la matriz de coste.
6. Se repite el proceso desde el punto 3 hasta llegar a la última columna de la matriz de coste para finalmente obtener el coste final.

De esta manera se consigue reducir desde una matriz de $L \times L$ a otra de $2 \times L$ manteniendo la fiabilidad y precisión del resultado del valor del coste total.

Figura 79 Construcción dinámica de la matriz de coste

2.2 Implementación del cálculo del modelo discreto

El sistema de caracterización de la impedancia del condensador de salida necesita la generación del modelo discreto para la comparación con el diagrama de Bode identificado por el sistema. Para la obtención del modelo discreto se tienen dos opciones:

- Generar el modelo de forma offline mediante ordenador para posterior envío de los datos al SoC.
- Implementar el cálculo del modelo discreto en el SoC junto con los demás procesos.

Uno de los principales objetivos de este trabajo es mantener la capacidad online del sistema y que en ningún momento requiera de equipos externos para el procesamiento de datos o cálculos matemáticos por lo que la primera opción queda totalmente descartada.

En este trabajo se implementa el cálculo del modelo discreto en el mismo dispositivo SoC junto con todos los procesos que se detallan en este documento. Para ello, se programan en el dispositivo las expresiones (18) a (24) que establecen el cálculo del modelo discreto.

Con el objetivo de evitar un mayor consumo de recursos y facilitar la implementación de estas expresiones se han desarrollado funciones que permiten los siguientes cálculos:

- **Función `matrizInversa`:** Obtiene la matriz inversa. La variable `m1` es el puntero a la matriz que se desea obtener su inversa y `m2` es el puntero a la matriz en la que se desea almacenar el resultado. El código de la función se muestra en la Figura 80.

```
void matrizInversa(double *m1, double *m2){
    double det=0;
    double div_1=0;

    det=m1[0]*m1[3]-m1[1]*m1[2];
    div_1=1/det;

    m2[0]=m1[3]*div_1;
    m2[1]=-m1[1]*div_1;
    m2[2]=-m1[2]*div_1;
    m2[3]=m1[0]*div_1;
}
```

Figura 80 Función para el cálculo de la matriz inversa

- **Función `expMatriz_s`:** Calcula la exponencial de una matriz. La variable `s1` es el puntero a la matriz a la que se calcula su exponencial, la variable `s2` es el puntero a la matriz donde se almacena el resultado y la variable `n_sub` es el coeficiente de submuestreo que se obtiene con (51) y que establece el exponente, donde F_{sw} es la frecuencia de conmutación y F_s es la frecuencia de muestreo. El código de la función se muestra en la Figura 81.

$$n_{sub} = \frac{F_{sw}}{F_s} \quad (51)$$

```

void expMatriz_s(double *s1, double *s2, int n_sub){
    double s3[4];
    int i;

    if(n_sub==0){
        s2[0]=1;
        s2[1]=0;
        s2[2]=0;
        s2[3]=1;
    }
    else if(n_sub==1){
        s2[0]=s1[0];
        s2[1]=s1[1];
        s2[2]=s1[2];
        s2[3]=s1[3];
    }
    else{
        for(i=1;i<n_sub;i++){
            if(i==1) multMatriz(s1,s1,s2,4);
            else{
                multMatriz(s1,s2,s3,4);
                for(i=0;i<4;i++) s2[i]=s3[i];
            }
        }
    }
}

```

Figura 81 Función para el cálculo de la exponencial de una matriz

- **Función multMatriz:** Realiza la multiplicación de matrices. La variable *r1* es el puntero a la matriz que corresponde al primer término de la multiplicación, la variable *r2* es el puntero a la matriz que corresponde al segundo término de la multiplicación, la variable *r3* es el puntero a la matriz donde se almacenan los resultados y la variable *dim* indica la dimensión de las matrices implicadas en la multiplicación. El código de la función se muestra en la Figura 82.

```

void multMatriz(double *r1, double *r2, double *r3, int dim){

    if(dim==4){ //2x2 · 2x2
        r3[0]=r1[0]*r2[0]+r1[1]*r2[2];
        r3[1]=r1[0]*r2[1]+r1[1]*r2[3];
        r3[2]=r1[2]*r2[0]+r1[3]*r2[2];
        r3[3]=r1[2]*r2[1]+r1[3]*r2[3];
    }
    else if(dim==6){ //2x2 · 2x3
        r3[0]=r1[0]*r2[0]+r1[1]*r2[3];
        r3[1]=r1[0]*r2[1]+r1[1]*r2[4];
        r3[2]=r1[0]*r2[2]+r1[1]*r2[5];
        r3[3]=r1[2]*r2[0]+r1[3]*r2[3];
        r3[4]=r1[2]*r2[1]+r1[3]*r2[4];
        r3[5]=r1[2]*r2[2]+r1[3]*r2[5];
    }
    else if(dim==3){ //2x3 · 3x1
        r3[0]=r1[0]*r2[0]+r1[1]*r2[1]+r1[2]*r2[2];
        r3[1]=r1[3]*r2[0]+r1[4]*r2[1]+r1[5]*r2[2];
    }
    else if(dim==2){ //2x2 · 2x1
        r3[0]=r1[0]*r2[0]+r1[1]*r2[1];
        r3[1]=r1[2]*r2[0]+r1[3]*r2[1];
    }
}
    
```

Figura 82 Función para la multiplicación de matrices.

- **Función expMatriz:** Calcula la matriz exponencial. La expresión (52) indica cómo se obtiene la matriz exponencial que para su implementación en el SoC se calculan los primeros 12 términos que permiten obtener una precisión de 4 dígitos en la parte decimal, siendo esta precisión suficiente para la correcta obtención del modelo discreto, para ello se utiliza (53). Pasando a los parámetros de la función, la variable $n1$ es un puntero a la matriz de la que se desea calcular la matriz exponencial, $n2$ es el puntero a la matriz donde se almacena el resultado, T_s es el periodo de muestreo y D es el ciclo de trabajo. Estos dos últimos parámetros no están relacionados directamente en el cálculo de la matriz exponencial, pero son valores que en el cálculo del modelo discreto está establecida su multiplicación por la matriz antes de obtener la matriz exponencial. Esta situación se da por ejemplo en (20) donde la matriz A_1 se multiplica por T_s y D . En la Figura 83 se muestra el código de la función.

$$e^x = \sum_{j=0}^{\infty} \frac{x^j}{j!} = 1 + x + \frac{x^2}{2} + \frac{x^3}{6} + \frac{x^4}{24} + \dots + \lim_{j \rightarrow \infty} \frac{x^j}{j!} \quad (52)$$

$$e^x \cong \sum_{j=0}^{12} \frac{x^j}{j!} = 1 + x + \frac{x^2}{2} + \frac{x^3}{6} + \frac{x^4}{24} + \dots + \frac{x^{12}}{12!} \quad (53)$$

```

void expMatriz(double *n1, double *n2, double Ts, double D){
    double mAux_1[4];
    double mAux_2[4];
    double mAux_3[4];
    double mAux_4[4];
    double factorial=1;
    int j=0, k=0;

    for(j=0;j<4;j++){
        mAux_1[j]=0;
        mAux_2[j]=0;
        mAux_3[j]=0;
        mAux_4[j]=0;
    }

    for(j=0;j<4;j++) mAux_1[j]=n1[j]*Ts*D;
    for(j=0;j<4;j++) mAux_2[j]=mAux_1[j];

    for(j=2;j<12;j++){
        factorial*=j;

        mAux_3[0]=(mAux_1[0]*mAux_2[0]+mAux_1[1]*mAux_2[2]);
        mAux_3[1]=(mAux_1[0]*mAux_2[1]+mAux_1[1]*mAux_2[3]);
        mAux_3[2]=(mAux_1[2]*mAux_2[0]+mAux_1[3]*mAux_2[2]);
        mAux_3[3]=(mAux_1[2]*mAux_2[1]+mAux_1[3]*mAux_2[3]);

        mAux_4[0]+=mAux_3[0]/factorial;
        mAux_4[1]+=mAux_3[1]/factorial;
        mAux_4[2]+=mAux_3[2]/factorial;
        mAux_4[3]+=mAux_3[3]/factorial;

        for(k=0;k<4;k++) mAux_2[k]=mAux_3[k];
    }

    n2[0]=mAux_4[0]+mAux_1[0]+1;
    n2[1]=mAux_4[1]+mAux_1[1];
    n2[2]=mAux_4[2]+mAux_1[2];
    n2[3]=mAux_4[3]+mAux_1[3]+1;
}
    
```

Figura 83 Función para el cálculo de la matriz exponencial.

2.3 Sistema de monitorización

Aunque los valores de los parámetros de los distintos componentes que integran el convertidor sean conocidos porque estos se han medido con equipos específicos, siempre existirá un error de medida. El mismo caso se produce en el lado experimental (por ejemplo, el efecto que pueden tener el uso de cables y componentes parásitos no modelados). Esto se traduce en que el modelo discreto calculado no coincidirá al cien por cien con la planta experimental identificada al inicio de su vida útil, lo que conlleva a que el coste total del resultado de la comparación entre diagrama de Bode teórico y experimental no sea cero. Considerando esto, el sistema de monitorización está diseñado para que en el primer proceso se realice una primera comparación y se almacene el resultado del coste total como coste inicial. Este valor se usa como referencia, es decir, cuando se realiza el ajuste de los diagramas de Bode para estimar la impedancia del condensador se espera obtener un valor en el coste total similar y no un valor nulo, que sería el caso ideal. La primera parte del diagrama de flujo de la Figura 84 representa la obtención del valor del coste inicial.

El proceso que se encarga de la monitorización se ejecuta de forma periódica, siguiendo la segunda parte del diagrama de flujo que se representa en la Figura 84. Primero, se realiza una identificación inicial del convertidor a monitorizar G_{vd_id} . Posteriormente se calcula el modelo discreto G_{vd_md} , se ejecuta el algoritmo DTW y se obtiene el coste. Si la variación del coste no es mayor que un cierto umbral con respecto al coste inicial, el sistema considera que no se ha producido un cambio significativo en los parámetros del convertidor y no realiza ninguna acción.

Si la variación es mayor al umbral establecido el sistema ejecuta la identificación paramétrica de la impedancia del condensador de salida, con el objetivo de determinar la capacidad y resistencia serie equivalente que permitan la máxima similitud entre función de transferencia del modelo discreto y el identificado. En este trabajo se ha establecido un valor de umbral del 5%.

Figura 84 Diagrama de flujo del sistema de monitorización del estado del convertidor

2.4 Determinación de la impedancia del condensador de salida

Una vez detectados cambios significativos en la dinámica del convertidor, se procede a ejecutar el proceso que determina la impedancia del condensador de salida. Como los parámetros a estimar son dos, la capacidad C y la resistencia serie equivalente ESR , el procedimiento se realiza de forma secuencial.

Figura 85 Diagrama de flujo del proceso de determinación de la impedancia del condensador de salida

El proceso desarrollado sigue el diagrama de flujo representado en la Figura 85. Dado que el proceso se ejecuta después de que el sistema de monitorización detecte cambios significativos entre el diagrama de Bode identificado y el modelo discreto del convertidor, se calcula un nuevo modelo discreto G_{vd_md} disminuyendo el valor de la

capacidad de salida C . El diagrama de Bode identificado G_{vd_id} se compara con el nuevo modelo discreto mediante la aplicación del algoritmo DTW. Posteriormente se tienen dos condiciones para la finalización del proceso de ajuste del parámetro: que el coste de la comparación incremente (mayor diferencia entre ambas muestras) o no hay una mejora significativa (en este caso, menor del 5%). Con el objetivo de proporcionar una mayor robustez a la comprobación del cumplimiento de estas condiciones, se ha diseñado el sistema para que mediante la ejecución de las siguientes iteraciones en la comparación compruebe que realmente existe un incremento del coste o que no hay una mejora significativa en la evolución del valor del coste para evitar falsos positivos debido a casos puntuales.

El nuevo valor de la capacidad es aquella con la cual se obtiene la mejor similitud entre función de transferencia experimental y teórica, cumplida esa condición se almacena su valor. El proceso se repite, pero esta vez incrementando el valor de la ESR y manteniendo el valor de la capacidad estimada previamente. Al igual que en la capacidad, el proceso finaliza cuando el coste de la comparación incrementa o su mejora no es significativa. Durante el proceso, se asume que los valores de los demás parámetros del convertidor se mantienen constantes. Dependiendo del valor obtenido de la impedancia del condensador de salida, el sistema de control puede proporcionar una alerta de mantenimiento de equipo.

3. Resultados experimentales

En esta sección se presentan los resultados experimentales obtenidos utilizando el proceso de determinación de la impedancia del condensador de salida en convertidores CC/CC. También se indican los convertidores de potencia utilizados y la metodología empleada para su validación.

3.1 Datos de los convertidores

En el proceso de obtención de resultados experimentales para la validación del proceso se han utilizado varios convertidores de tipo reductor en lazo abierto. Los principales parámetros de estos se muestran en la Tabla 7.

Tabla 7 Convertidores empleados en el proceso de obtención de medidas experimentales

Parámetros	Convertidor de potencia		
	Reductor 1	Reductor 2	Reductor 3
Inductancia (uH)	76	76	64,6
Condensador de salida inicial (uF)	336,71	155,28	244,64
Resistencia de carga (Ω)	10	10	2,1
Ciclo de trabajo nominal (%)	50		
Tensión de entrada (V)	8		
Frecuencia de conmutación (kHz)	100		

El sistema se implementa en la misma plataforma digital que contiene el *System on Chip* (SoC) junto con los demás procesos detallados en este documento, manteniendo el objetivo de sistema completamente online, es decir, que no depende de equipos externos para el proceso de datos o realización de cálculos.

3.2 Simulación de degradación de la impedancia del condensador

Debido a que el tiempo necesario para que se produzca una degradación de la capacidad y resistencia serie equivalente de un condensador abarca rangos de tiempo de entre 1000 y 3000 horas, dependiendo si funciona de forma continua o intermitente [63][67] se ha optado por un método que permita simular este comportamiento que no requiera tanto tiempo.

Se ha empleado un sistema de apilamiento de condensadores en paralelo. Los condensadores se sueldan sobre un cable rígido que posteriormente permita su soldado en la placa del convertidor.

Dependiendo de la prueba, que se detallará en la siguiente sección, se apilan un determinado número de condensadores y se miden en un equipo comercial de análisis de impedancia para establecer su valor. Este valor es el que se utiliza para comparar con el estimado por el sistema de determinación de la impedancia del condensador y calcular el error en la estimación.

Para simular la degradación de la impedancia, en cada prueba se retira un condensador de los apilados inicialmente y, sin estar soldado en la placa del convertidor, se realiza una nueva medida de capacidad y resistencia serie equivalente con el equipo de análisis de impedancia y se registra la medida. Luego se suelda el nuevo número de

condensadores apilados en la placa del convertidor y se ejecuta el proceso, almacenando el resultado proporcionado para su posterior comparación. El proceso de medida se muestra de forma gráfica en la Figura 86.

Figura 86 Proceso de medida y simulación de la degradación de la impedancia del condensador.

3.3 Representación de resultados

En esta sección se presentan los resultados experimentales obtenidos con el sistema de caracterización de la impedancia del condensador de salida y las diferencias que tienen con los valores medidos con un equipo de análisis de impedancia.

En la obtención del primer conjunto de resultados se utiliza el reductor 1 (Tabla 7) con un grupo de 10 condensadores apilados de 33uF 90mΩ. Los resultados mostrados en la Tabla 8 corresponden a la utilización del *Dynamic time warping* (DTW) sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado. En la Tabla 9 se muestran los resultados obtenidos cuando se utiliza el algoritmo DTW y se aplica el proceso de suavizado al diagrama de Bode identificado. En la Tabla 10 se presentan los resultados obtenidos cuando se emplea la distancia Euclídea (DE) y sin aplicación del proceso de suavizado.

Antes de pasar a los errores primero conviene destacar que, como se ha indicado previamente, el sistema busca un coste similar a la inicial. La última columna de todas las tablas reflejan los valores del coste de la comparación del diagrama de Bode

identificado con el modelo discreto obtenido con los valores de la impedancia del condensador estimados por el sistema, ya sea cuando se aplica el DTW o DE, en donde todos se aproximan al valor inicial. Se comprueba en este sentido que el proceso de caracterización busca un diagrama de Bode que se aproxime a las condiciones iniciales en cuanto a coste se refiere.

Tabla 8 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando el DTW y sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 1.

Prueba	Nº Condensadores en paralelo	C medida (μF)	C estimada (μF)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	10	336,71	-	-	0,04028	-	-	14,33
1	9	293,98	298,43	1,51	0,05561	0,04979	10,47	15,04
2	8	266,02	261	1,89	0,0484	0,04738	2,11	14,91
3	7	212,81	215,16	1,10	0,06883	0,06925	0,61	15,85
4	6	171,68	173,88	1,28	0,06447	0,06586	2,16	16,18

Tabla 9 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando el DTW y aplicando el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 1.

Prueba	Nº Condensadores en paralelo	C medida (μF)	C estimada (μF)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	10	336,71	-	-	0,04028	-	-	14,18
1	9	293,98	299,5	1,88	0,05561	0,04738	14,8	14,87
2	8	266,02	259,93	2,29	0,0484	0,04738	2,11	13,78
3	7	212,81	215,16	1,1	0,06883	0,0693	0,61	15,69
4	6	171,68	173,88	1,28	0,06447	0,0659	2,15	15,55

Tabla 10 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando la DE y sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 1.

Prueba	Nº Condensadores en paralelo	C medida (μF)	C estimada (μF)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	10	336,71	-	-	0,04028	-	-	62,86
1	9	293,98	299,5	1,88	0,05561	0,04738	14,80	64,77
2	8	266,02	261	1,89	0,0484	0,04738	2,11	65,78
3	7	212,81	216,08	1,54	0,06883	0,04738	31,16	65,28
4	6	171,68	179,72	4,68	0,06447	0,04738	26,51	63,21

Pasando a los errores, en la Figura 87 se agrupan los errores en capacidad y en la Figura 88 se muestran los errores en ESR para los tres casos presentados en las tablas 8, 9 y 10. En el caso del uso del DTW sin aplicar el suavizado se observan errores por debajo del 2% en capacidad (C), mientras que en la resistencia serie equivalente (ESR) el error

es cercano al 2% salvo en la prueba 1 donde se obtiene un error del 10,47%. En el segundo caso, cuando se aplica el proceso de suavizado manteniendo el uso del DTW se observan resultados similares a los obtenidos cuando no se aplica el proceso de suavizado. Por último, se tiene el caso cuando en la comparación se usa la DE sin aplicar el proceso de suavizado, se observa que los errores en capacidad son similares a los obtenidos con el DTW salvo la prueba 4 que pasa de 1,28% cuando se utiliza el DTW a un 4,68% cuando se utiliza la DE, mientras que en el caso de los errores en ESR estos son significativamente superiores a los obtenidos con el DTW presentando dos casos por encima del 25%.

Figura 87 Comparación de errores en capacidad para el reductor 1 cuando se utiliza el DTW sin aplicar el proceso de suavizado (barras verdes), el DTW aplicando el proceso de suavizado (barras azules) y la distancia Euclídea sin aplicar el proceso de suavizado (barras amarillas)

Figura 88 Comparación de errores en ESR para el reductor 1 cuando se utiliza el DTW sin aplicar el proceso de suavizado (barras verdes), el DTW aplicando el proceso de suavizado (barras azules) y la distancia Euclídea sin aplicar el proceso de suavizado (barras amarillas)

En el segundo conjunto de resultados se utiliza el reductor 2 con un grupo de 5 condensadores apilados de 33 μ F 70m Ω . Los resultados mostrados en la Tabla 11 corresponden a la utilización del *Dynamic time warping* (DTW) sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado. En la Tabla 12 se muestran los resultados obtenidos cuando se utiliza el algoritmo DTW y se aplica el proceso de suavizado al diagrama de Bode identificado. En la Tabla 13 se presentan los resultados obtenidos cuando se emplea la distancia Euclídea (DE) y sin aplicación del proceso de suavizado. En el caso del coste se obtiene el mismo comportamiento que el observado en el primer conjunto de medidas, es decir, el coste de todas las pruebas es similar al inicial.

Tabla 11 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando el DTW y sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 2.

Prueba	Nº Condensadores en paralelo	C medida (μ F)	C estimada (μ F)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	5	155,28	-	-	0,0637	-	-	16,77
1	4	122,91	125,8	2,35	0,087	0,0721	17,04	17,61
2	3	88,25	85,37	3,26	0,1004	0,1045	4,06	21,43

Tabla 12 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando el DTW y aplicando el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 2.

Prueba	Nº Condensadores en paralelo	C medida (μF)	C estimada (μF)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	5	155,28	-	-	0,0637	-	-	16,42
1	4	122,91	125,8	2,35	0,087	0,072	17,26	17,22
2	3	88,25	85,37	3,26	0,1004	0,1045	4,06	20,59

Tabla 13 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando la DE y sin aplicar el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 2.

Prueba	Nº Condensadores en paralelo	C medida (μF)	C estimada (μF)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	5	155,28	-	-	0,0637	-	-	38,35
1	4	122,91	122,3	0,50	0,087	0,07	19,54	40,26
2	3	88,25	91,36	3,52	0,1004	0,086	14,34	40,26

En la Figura 89 se agrupan los errores en capacidad y en la Figura 90 se muestran los errores en ESR para los tres casos presentados en las tablas 11, 12 y 13. En el segundo conjunto de pruebas se observan errores en capacidad cercanos al 3% y en ESR se obtiene un comportamiento similar al del conjunto 1, donde en la prueba 1 se obtiene el mayor error en ESR. En este segundo conjunto de pruebas no se diferencia entre aplicar o no aplicar el proceso de suavizado ya que se obtienen errores en los resultados idénticos salvo una ligera diferencia en el error en ESR de la prueba 1 donde se pasa de un 17,04% cuando no se aplica el suavizado a un 17,26% cuando se aplica el suavizado. En el caso de cuando se utiliza la DE sin aplicar el proceso de suavizado el error en capacidad presenta una mejora en la prueba 1 mientras que el de la prueba 2 es ligeramente superior, pero al igual que los errores en ESR del primer conjunto de pruebas, en este segundo conjunto se observan errores significativamente mayores que cuando se utiliza el DTW.

Figura 89 Comparación de errores en capacidad para el reductor 2 cuando se utiliza el DTW sin aplicar el proceso de suavizado (barras verdes), el DTW aplicando el proceso de suavizado (barras azules) y la distancia Euclídea sin aplicar el proceso de suavizado (barras amarillas)

Figura 90 Comparación de errores en ESR para el reductor 2 cuando se utiliza el DTW sin aplicar el proceso de suavizado (barras verdes), el DTW aplicando el proceso de suavizado (barras azules) y la distancia Euclídea sin aplicar el proceso de suavizado (barras amarillas)

De estos dos conjuntos de pruebas se deduce que es indiferente si se aplica el proceso de suavizado o no, dejando esto a consideración del usuario (el proceso se puede activar/desactivar mediante la consola de funciones) mientras que se observa que el uso del algoritmo DTW permite estimar con menor error la impedancia del condensador que cuando se utiliza la distancia Euclídea. De esta forma, se establece el uso del DTW como

técnica de comparación en el proceso de caracterización del condensador de salida en convertidores CC/CC.

Se realiza un último conjunto de pruebas en donde se utiliza el reductor 3 con un grupo de 7 condensadores apilados de 33 μ F 50m Ω esta vez manteniendo el uso del DTW y aplicando el proceso de suavizado. Los resultados se muestran en la Tabla 14. En este conjunto de resultados se obtiene un error máximo en capacidad del 5,58% mientras que los demás se mantienen por debajo del 4%. En ESR el error máximo se produce en la prueba 4 donde este es del 11,45%.

Tabla 14 Resultados obtenidos en la caracterización de la impedancia del condensador utilizando el DTW y aplicando el proceso de suavizado sobre el diagrama de Bode identificado del convertidor reductor 3.

Prueba	Nº Condensadores en paralelo	C medida (μ F)	C estimada (μ F)	Error C (%)	ESR medida (Ω)	ESR estimada (Ω)	Error ESR (%)	Coste
Inicial	7	244,64	-	-	0,0278	-	-	11,4
1	6	208,49	215,23	3,23	0,02785	0,0278	0,18	11,15
2	5	170,13	179,62	5,58	0,0283	0,0278	1,41	11,84
3	4	136,55	141,69	3,77	0,0289	0,0278	3,7	11,76
4	3	101,67	104,54	2,82	0,0314	0,0278	11,45	11,96

Aunque los valores del coste del ajuste de capacidad y ESR se generan en un proceso interno y transparente para el usuario, con el objetivo de mostrar la evolución de este se han registrado los valores obtenidos para el primer conjunto de resultados. La evolución del coste durante el proceso de caracterización de la impedancia del condensador se muestran en la Figura 91 y Figura 92. La Figura 91 representa la evolución del coste para la prueba 1 de la Tabla 8 del primer conjunto de resultados. En la misma se observa como el ajuste de la capacidad finaliza en la iteración 16. Esto se detecta debido a que en los siguientes dos puntos se aprecia como el valor del coste vuelve a subir, que es un indicador de que el coste de la comparación no mejora cambiando el valor de la capacidad por lo que pasa a ajustar la ESR. El ajuste de la ESR finaliza en la iteración 37. En este caso no se aprecia una subida del coste al final del proceso debido a que cumple la condición de una diferencia respecto al coste inicial menor al 5% (Figura 85).

En la Figura 92 se muestra la evolución del coste para las diferentes pruebas del primer conjunto de resultados de la Tabla 8, como se observa el aumento del coste es drástico cuanto mayor es la diferencia del valor de la capacidad inicial y el valor de la

capacidad que se considera en cada prueba, también se observa un incremento en el número de iteraciones necesarias para la finalización del proceso.

Figura 91 Evolución del coste para la prueba 1 del primer conjunto de resultados.

Figura 92 Evolución del coste para el primer conjunto de resultados

Por último, se muestra un ejemplo del diagrama de Bode pre-ajuste y pos-ajuste. Tomando como referencia la prueba 4 del tercer conjunto de resultados (Tabla 14) en la Figura 93 se ilustra la comparación entre diagrama de Bode identificado y el modelo discreto calculado con los valores iniciales del convertidor que como resultado de la comparación se obtiene un coste total de 105,86. Mientras que en la Figura 94 se muestra

el modelo discreto una vez ajustados los valores de capacidad y ESR del condensador donde el coste que se obtiene es de 11,96 similar al coste inicial que es de 11,4.

Figura 93 Comparación del diagrama de Bode identificado del convertidor en la prueba 4 del tercer conjunto de resultados con el modelo discreto obtenido con los valores iniciales del convertidor.

Figura 94 Comparación del diagrama de Bode identificado del convertidor en la prueba 4 del tercer conjunto de resultados con el modelo discreto obtenido una vez ajustados los valores de capacidad y ESR.

4. Conclusiones

Se ha presentado una aplicación a la caracterización paramétrica del condensador de salida en convertidores CC/CC que hace uso del diagrama de Bode del convertidor obtenido por el sistema de identificación a partir del cual se inicia un proceso de ajuste

de capacidad y ESR del modelo teórico en busca de aquellos valores que permitan obtener un coste de la comparación del diagrama de Bode identificado/teórico similar al que se obtiene al inicio de la vida del convertidor.

Se ha demostrado que el uso de técnicas como la distancia Euclídea y el *Dynamic time warping* ampliamente utilizados en sistemas de reconocimiento (facial, gestos, voz, etc.) son aplicables en las técnicas de identificación de convertidores de potencia más allá de los campos señalados. De entre estas dos técnicas se ha inclinado por el uso del DTW al presentar un menor error entre la impedancia del condensador estimado frente a la medida mediante un analizador de impedancia.

Por último, se dota al sistema desarrollado en esta tesis de una nueva aplicación, integrada en la misma plataforma digital que contiene el SoC y que permite ampliar sus posibilidades manteniendo la condición de no necesitar equipos adicionales para el procesamiento de datos o realización de cálculos matemáticos.

CAPITULO VII

Conclusiones generales y líneas futuras

1. Conclusiones generales

En el presente documento se detallan las aportaciones realizadas en el diseño e implementación de un sistema de control digital con capacidad de identificar el diagrama de Bode de convertidores de potencia conmutados CC/CC en un *System on Chip*. Las principales diferencias respecto a trabajos similares reside en la reducción del número de procesos requeridos en la identificación (proceso de truncamiento, filtros digitales, etc.) y que todo el proceso se realiza de forma completamente online sin necesidad de equipos adicionales (como ordenadores) para la realización de post-procesado de datos. Todo lo realiza el sistema implementado en el System on Chip sin ningún conocimiento previo del sistema a identificar.

La **primera contribución** consiste en la propuesta de un método online automático de cálculo de la amplitud de la perturbación para minimizar el impacto del ruido. Para ello se plantea un reenfoque del uso de la correlación cruzada. En lugar de utilizar esta técnica en el proceso de identificación, se emplea para determinar la magnitud de la perturbación mediante el análisis del ruido de la respuesta al impulso utilizando la desviación típica. Dependiendo de la evolución de la desviación típica de la segunda parte de la respuesta impulsional del convertidor CC/CC, se puede establecer el nivel de perturbación necesario para que el sistema de identificación proporcione un diagrama de Bode limpio. Este proceso se ha diseñado con el objetivo de que la perturbación proporcionada permita una correcta identificación del convertidor y que a su vez afecte lo mínimo posible al funcionamiento en condiciones normales del sistema de potencia.

El sistema cuenta con la capacidad de realizar el proceso de identificación del diagrama de Bode de cualquier bloque del diagrama de control del convertidor, tanto en lazo abierto como en lazo cerrado, así como de la capacidad de identificar la impedancia de entrada en un sistema multi-convertidor.

Los diagramas de Bode identificados se comparan con el modelo teórico para su validación. En el caso de los resultados sin suavizado la diferencia depende de la frecuencia. A mayor frecuencia, mayor es la diferencia debido al ruido, teniendo en el caso de la magnitud hasta $\pm 20\text{dB}$ a partir de 40kHz , $\pm 5\text{dB}$ en el rango de 10kHz a 40kHz y $\pm 1\text{dB}$ para frecuencias menores a 10kHz . En el caso de los resultados con suavizado se obtienen diferencias similares en todo el rango de frecuencias teniendo diferencias

mínimas de $\pm 0,2\text{dB}$ y máximas de $\pm 1\text{dB}$. Del mismo modo en el caso de la fase en los diagramas de Bode identificados sin aplicar el suavizado se tienen diferencias de hasta $\pm 50^\circ$ para frecuencias mayores a 20kHz , $\pm 20^\circ$ en el rango de frecuencias de 10kHz a 20kHz y $\pm 5^\circ$ para frecuencias inferiores a 10kHz . Cuando se aplica el proceso de suavizado los resultados muestran diferencias mínimas de $\pm 2^\circ$ y máximas de $\pm 7^\circ$ similares en todo el rango de frecuencias.

La integración del sistema de identificación en la misma plataforma digital que el sistema de control permite ampliar las aplicaciones de esta herramienta lo que también es una **aportación original** de esta tesis. La primera aplicación desarrollada es el proceso de auto-diseño del regulador adaptado al convertidor de potencia identificado. Para un margen de fase establecido el sistema de auto-diseño permite diseñar el regulador digital con la mayor frecuencia de cruce para un margen de fase especificado y que cumpla con tres criterios de viabilidad en el diseño del regulador: localización del cero r_z mayor a cero; que la magnitud de la ganancia de lazo presente un único corte por 0dB ; y que exista una diferencia mínima establecida entre el valle de la curva de la magnitud de la ganancia de lazo y la línea de 0dB siendo en este trabajo de 5dB . El cumplimiento de estos criterios asegura que el regulador es factible, que se cumple con la frecuencia de cruce y margen de fase establecidos y que el sistema es estable una vez cerrado el lazo de control.

La función diseñada e implementada en la detección de cortes por un valor establecido permite detectar de forma precisa el número de veces que la curva de la magnitud de la ganancia de lazo cruza por un valor determinado. En un caso ideal el diagrama de Bode identificado del convertidor no presentaría ruido alguno y la detección del número de cortes se realizaría con un proceso muy simple de comparación de valores, pero en la realidad el ruido siempre está presente y esta función es lo suficientemente robusta como para evitar proporcionar falsos cortes debido al ruido.

La segunda aplicación presentada es la caracterización paramétrica del condensador de salida de convertidores CC/CC. Este sistema está compuesto de tres procesos: proceso de identificación no paramétrica (diagrama de Bode), comparación de la respuesta identificada con la esperada y proceso de identificación paramétrica. El primer proceso es el que identifica el diagrama de Bode del convertidor. El segundo proceso monitoriza la evolución de la dinámica del convertidor mediante la comparación del diagrama de Bode teórico obtenido con el modelo discreto y el diagrama de Bode

identificado de forma periódica. Cuando la diferencia entre ambos diagramas de Bode es significativa el sistema ejecuta el tercer proceso que se encarga de la caracterización de la impedancia del condensador de salida del convertidor cuyo valor permita obtener la mayor aproximación posible entre el diagrama de Bode identificado y el teórico.

En la comparación de los diagramas de Bode se utiliza el algoritmo *Dynamic Time Warping* (DTW) al ser una herramienta robusta y ampliamente utilizada en sistemas de reconocimiento (voz, gestos, facial, etc.) y que permite cuantificar mediante un valor numérico la similitud entre dos señales. El uso del algoritmo DTW aplicado a la comparación de señales para la caracterización de la impedancia de un condensador es una **contribución original** de esta tesis. Al ser un algoritmo que requiere de grandes recursos computacionales se ha diseñado e implementado una versión simplificada del algoritmo eliminando aquellos procesos que no se utilizan (*warp path* y el *match* entre secuencias) e implementando sólo el coste total que es el parámetro que resulta de interés.

Además, para evitar la construcción de la matriz de coste completa se ha diseñado un sistema dinámico de cálculo de la matriz mediante dos vectores que reproducen un proceso secuencial que siguen el patrón crear, calcular, desplazar y reemplazar con lo que se barre la matriz de coste hasta llegar al cálculo de la última columna que es la que contiene el valor del coste total y que determina la similitud entre dos secuencias. Por último, también se utiliza la técnica de la banda de Sakoe-Chuba que permite reducir el número de cálculos necesarios en la obtención de la matriz de coste. De esta forma se reduce de forma significativa los recursos necesarios para la implementación del algoritmo DTW en el SoC cuyos recursos son más limitados que los de un ordenador.

La principal utilidad de la aplicación a la caracterización del condensador de salida de convertidores CC/CC es la de alertar sobre un posible requerimiento de mantenimiento del sistema de potencia cuando la vida útil del condensador está llegando a su fin.

Todos los procesos detallados en el presente trabajo incluyen resultados experimentales que son fundamentales en su correspondiente validación. Su comparación con resultados teóricos o valores esperados (aquellos medidos con otros equipos en el caso del condensador) permiten asegurar el correcto funcionamiento de cada uno de los procesos. Además, en las pruebas experimentales se utilizan una diversidad de

convertidores reductores y elevadores para ampliar el campo de actuación de los sistemas aquí desarrollados.

Por último, todos los procesos presentados en este trabajo están implementados en la misma plataforma digital y no requieren ningún tipo de post-procesamiento externo, es decir, todo lo realiza el SoC. De esta forma se consigue un sistema completamente online. Independientemente se ha desarrollado una aplicación de PC que facilita la depuración de los diferentes procesos desarrollados además de recibir los resultados de cada uno de ellos con el fin de depuración y su posterior documentación.

2. Líneas futuras

Una de las líneas futuras es la de expandir la capacidad de identificación a otros tipos de sistemas de potencia como los convertidores resonantes donde es necesario adaptar el proceso de perturbación al modulador empleado. Estos sistemas suelen utilizar moduladores en fase o moduladores en frecuencia. Del primer tipo de modulador se han realizado pruebas experimentales satisfactorias cuyos resultados están en proceso de publicación pero que no se está en capacidad de incluirlos en el presente documento. En cuanto al segundo tipo de modulador debido al cambio de frecuencia es necesario considerar cómo afecta ese cambio del periodo variable de la señal de conmutación al valor del instante de muestreo del ADC para evitar capturar ruido innecesario debido a que este no puede ser constante.

Otro punto interesante es la ampliación de la monitorización no sólo de la capacidad de salida de un convertidor CC/CC si no también incluir otros elementos como puede ser la inductancia o la carga. En el caso de la carga resulta de interés sobre todo en sistemas multi-convertidores ya que se podría detectar cuando uno de los convertidores que funcionan como carga presentan posibles anomalías en su funcionamiento.

Por último, en cuanto a hardware se refiere una mayor integración del sistema de control en el sistema de potencia podría resultar en una reducción del ruido en el resultado de la identificación que incluso permitiría la eliminación de postprocesos como el suavizado.

Referencias

-
- [1] V. Yousefzadeh and D. Maksimovic, "Sensorless optimization of dead times in dc–dc converters with synchronous rectifiers," in *IEEE Transactions on Power Electronics*, vol. 21, no. 4, pp. 994-1002, July 2006.
- [2] A. Costabeber, P. Mattavelli and S. Saggini, "Digital Time-Optimal Phase Shedding in Multiphase Buck Converters," in *IEEE Transactions on Power Electronics*, vol. 25, no. 9, pp. 2242-2247, Sept. 2010.
- [3] W. Stefanutti, S. Saggini, P. Mattavelli and M. Ghioni, "Power Line Communication in Digitally Controlled DC–DC Converters Using Switching Frequency Modulation," in *IEEE Transactions on Industrial Electronics*, vol. 55, no. 4, pp. 1509-1518, April 2008.
- [4] P. Mattavelli, G. Spiazzi and P. Tenti, "Predictive digital control of power factor preregulators with input voltage estimation using disturbance observers," in *IEEE Transactions on Power Electronics*, vol. 20, no. 1, pp. 140-147, Jan. 2005.
- [5] P. Mattavelli, "Digital control of DC-DC boost converters with inductor current estimation," *Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition, 2004. APEC '04.*, Anaheim, CA, USA, 2004, pp. 74-80 Vol.1.
- [6] V. M. Lopez, F. J. Azcondo, A. de Castro and R. Zane, "Universal Digital Controller for Boost CCM Power Factor Correction Stages Based on Current Rebuilding Concept," in *IEEE Transactions on Power Electronics*, vol. 29, no. 7, pp. 3818-3829, July 2014.
- [7] A. Sanchez, A. de Castro, V. M. López, F. J. Azcondo and J. Garrido, "Single ADC Digital PFC Controller Using Precalculated Duty Cycles," in *IEEE Transactions on Power Electronics*, vol. 29, no. 2, pp. 996-1005, Feb. 2014.
- [8] O. Jimenez, O. Lucía, I. Urriza, L. A. Barragan and D. Navarro, "Power Measurement for Resonant Power Converters Applied to Induction Heating Applications," in *IEEE Transactions on Power Electronics*, vol. 29, no. 12, pp. 6779-6788, Dec. 2014.
- [9] Ó. Lucía, I. Urriza, L. A. Barragán, D. Navarro, Ó. Jiménez and J. M. Burdío, "Real-Time FPGA-Based Hardware-in-the-Loop Simulation Test Bench Applied to Multiple-Output Power Converters," in *IEEE Transactions on Industry Applications*, vol. 47, no. 2, pp. 853-860, March-April 2011.
- [10] J. Morroni, R. Zane and D. Maksimovic, "Design and Implementation of an Adaptive Tuning System Based on Desired Phase Margin for Digitally Controlled DC–

DC Converters," in IEEE Transactions on Power Electronics, vol. 24, no. 2, pp. 559-564, Feb. 2009.

[11] C. Fernández, P. Zumel, A. Fernández-Herrero, M. Sanz, A. Lázaro and A. Barrado, "Frequency response of switching DC/DC converters from a single simulation in the time domain," 2011 Twenty-Sixth Annual IEEE Applied Power Electronics Conference and Exposition (APEC), Fort Worth, TX, 2011, pp. 1846-1851.

[12] M. Shirazi, J. Morroni, A. Dolgov, R. Zane and D. Maksimovic, "Integration of Frequency Response Measurement Capabilities in Digital Controllers for DC–DC Converters," in IEEE Transactions on Power Electronics, vol. 23, no. 5, pp. 2524-2535, Sept. 2008.

[13] A. Fernández-Herrero, C. Fernández, C. Carreras, P. Zumel, A. Lázaro and A. Barrado, "Use of multisine excitations for frequency-response measurement of nonlinear DC-DC switching converters," 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), Orlando, FL, 2012, pp. 735-739.

[14] C. Fernández, A. Fernández-Herrero, P. Zumel, A. Lázaro and A. Barrado, "Measuring Bode plots of switching power converters from a single simulation in the time domain: Application to a digital control implemented on an FPGA," 2010 IEEE 12th Workshop on Control and Modeling for Power Electronics (COMPEL), Boulder, CO, 2010, pp. 1-7.

[15] A. M. Lázaro, "Contribución a la caracterización automática de funciones de transferencia en presencia de ruido: conversión continua-continua," Tesi doctoral, UPC, Departament d'Enginyeria Electrònica, 1996. ISBN 9788469344798.

[16] S. Boyd, "Multitone signals with low crest factor," in IEEE Transactions on Circuits and Systems, vol. 33, no. 10, pp. 1018-1022, October 1986.

[17] M. Solomou, C. Evans and D. Rees, "Crest factor minimization in the frequency domain," in IEEE Transactions on Instrumentation and Measurement, vol. 51, no. 4, pp. 859-865, Aug. 2002.

[18] M. Shirazi, R. Zane and D. Maksimovic, "An Autotuning Digital Controller for DC–DC Power Converters Based on Online Frequency-Response Measurement," in IEEE Transactions on Power Electronics, vol. 24, no. 11, pp. 2578-2588, Nov. 2009.

- [19] B. Miao, R. Zane and D. Maksimovic, "A modified cross-correlation method for system identification of power converters with digital control," 2004 IEEE 35th Annual Power Electronics Specialists Conference (IEEE Cat. No.04CH37551), Aachen, Germany, 2004, pp. 3728-3733 Vol.5.
- [20] B. Miao, R. Zane and D. Maksimovic, "System identification of power converters with digital control through cross-correlation methods," in IEEE Transactions on Power Electronics, vol. 20, no. 5, pp. 1093-1099, Sept. 2005.
- [21] J. Schoukens, R. Pintelon, E. van der Ouderaa and J. Renneboog, "Survey of excitation signals for FFT based signal analyzers," in IEEE Transactions on Instrumentation and Measurement, vol. 37, no. 3, pp. 342-352, Sept. 1988.
- [22] R. Yarlagadda, *Analog and Digital Signals and Systems*, Springer, 2010. Capítulo 2, pp. 39-69.
- [23] A. Barkley and E. Santi, "Improved Online Identification of a DC–DC Converter and Its Control Loop Gain Using Cross-Correlation Methods," in IEEE Transactions on Power Electronics, vol. 24, no. 8, pp. 2021-2031, Aug. 2009.
- [24] L. D. Fielder, "Pre- and postemphasis techniques as applied to audio recording systems," J. Audio Eng. Soc., vol. 33, no. 9, pp. 649-658, Sep. 1985.
- [25] P. D. Hatziantoniou and J. N. Mourjopoulos, "Generalized fractional octave smoothing of audio and acoustic responses," *J. Audio Eng. Soc.*, vol. 48, no. 4, pp. 259–280, Apr. 2000.
- [26] S. P. Lipshitz, T. C. Scott, and J. Vanderkooy, "Increasing the audio measurement capability of FFT analyzers by microcomputer processing," *J. Audio Eng. Soc.*, vol. 33, no. 9, pp. 626–648, Sep. 1985.
- [27] D. Maksimovic and R. Zane, "Small-Signal Discrete-Time Modeling of Digitally Controlled PWM Converters," in IEEE Transactions on Power Electronics, vol. 22, no. 6, pp. 2552-2556, Nov. 2007.
- [28] A. R. Brown and R. D. Middlebrook, "Sampled-data modeling of switching regulators," 1981 IEEE Power Electronics Specialists Conference, Boulder, Colorado, USA, 1981, pp. 349-369.

- [29] R. Erickson and D. Maksimovic, *Fundamentals of Power Electronics*. Power electronics, Springer US, 2001.
- [30] D. M. V. de Sype, K. D. Gusseme, A. R. V. den Bossche, and J. A. Melkebeek, "Small-signal z-domain analysis of digitally controlled converters," in 2004 IEEE 35th Annual Power Electronics Specialists Conference (IEEE Cat. No.04CH37551), vol. 6, pp. 4299–4305 Vol.6, June 2004.
- [31] L. Corradini, D. Maksimovic, P. Mattavelli, and R. Zane, *Digital Control of High-Frequency Switched-Mode Power Converters*. IEEE Press Series on Power Engineering, Wiley, 2015.
- [32] L. Scandola, L. Corradini, and G. Spiazzi, "Small-signal modeling of uniformly sampled phase-shift modulators," *IEEE Transactions on Power Electronics*, vol. 30, pp. 5870–5880, Oct 2015.
- [33] S. Xin, Y. Wang and W. Lv, "Standard deviation control chart based on weighted standard deviation method," *Proceedings of the 33rd Chinese Control Conference*, Nanjing, 2014, pp. 3574-3579.
- [34] Z. Li, Y. Cheng, C. Liu and C. Zhao, "Minimum Standard Deviation Difference-Based Thresholding," *2010 International Conference on Measuring Technology and Mechatronics Automation*, Changsha City, 2010, pp. 664-667.
- [35] M. Granda, C. Fernandez, P. Zumel and A. Barrado, "Quantization effects in the identification of the power converters frequency response," *2017 IEEE 18th Workshop on Control and Modeling for Power Electronics (COMPEL)*, Stanford, CA, 2017, pp. 1-6, doi: 10.1109/COMPEL.2017.8013373.
- [36] P. F. Miaja et al., "Discrete-time modelling of pulse-width modulated DC-DC converters in sub-sampling conditions," *2018 IEEE 19th Workshop on Control and Modeling for Power Electronics (COMPEL)*, Padua, 2018, pp. 1-7.
- [37] P. F. Miaja, M. Granda, C. Fernandez, M. R. Rogina and P. Zumel, "Discrete-time modeling of pulse-width modulated DC-DC converters in sub-sampling conditions," in *IEEE Journal of Emerging and Selected Topics in Power Electronics*, doi: 10.1109/JESTPE.2021.3071526.

- [38] M. Barry, "Design issues in regulated and unregulated intermediate bus converters," Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition, 2004. APEC '04., Anaheim, CA, USA, 2004, pp. 1389-1394 Vol.3.
- [39] L. Brush, "Distributed power architecture demand characteristics," Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition, 2004. APEC '04., Anaheim, CA, USA, 2004, pp. 342-345 Vol.1.
- [40] A. Emadi, S. S. Williamson and A. Khaligh, "Power electronics intensive solutions for advanced electric, hybrid electric, and fuel cell vehicular power systems," in IEEE Transactions on Power Electronics, vol. 21, no. 3, pp. 567-577, May 2006.
- [41] A. Riccobono and E. Santi, "Comprehensive Review of Stability Criteria for DC Power Distribution Systems," in IEEE Transactions on Industry Applications, vol. 50, no. 5, pp. 3525-3535, Sept.-Oct. 2014.
- [42] M. Sanz et al., "Low-cost input impedance estimator of Dc-to-Dc converters for designing the control loop in cascaded converters," 2016 IEEE Applied Power Electronics Conference and Exposition (APEC), Long Beach, CA, 2016, pp. 3090-3096.
- [43] T. Roinila, M. Vilkkö and J. Sun, "Online Grid Impedance Measurement Using Discrete-Interval Binary Sequence Injection," in IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 2, no. 4, pp. 985-993, Dec. 2014.
- [44] A. Riccobono et al., "Stability of Shipboard DC Power Distribution: Online Impedance-Based Systems Methods," in IEEE Electrification Magazine, vol. 5, no. 3, pp. 55-67, Sept. 2017.
- [45] C. Fernández, A. Lázaro, P. Zumel, V. Valdivia, C. Martínez and A. Barrado, "Design space boundaries of linear compensators applying the k-factor method," 2013 Twenty-Eighth Annual IEEE Applied Power Electronics Conference and Exposition (APEC), Long Beach, CA, 2013, pp. 2706-2711.
- [46] C. Fernandez, P. Zumel, M. Granda, M. Sanz, A. Lázaro and A. Barrado, "SoC implementation of an autonomous identification and control system for DC/DC power converters," 2016 IEEE 17th Workshop on Control and Modeling for Power Electronics (COMPEL), Trondheim, 2016, pp. 1-6.

- [47] C. Fernández, P. Zumel, A. Lázaro, M. Sanz and A. Barrado, "Computer aided analysis of the design space of controllers for switching converters," 2014 IEEE 15th Workshop on Control and Modeling for Power Electronics (COMPEL), Santander, 2014, pp. 1-6.
- [48] P. Zumel, C. Fernández, M. Granda, A. Lázaro, A. Barrado. "Computer-Aided Design of Digital Compensators for DC/DC Power Converters," 2018 *Energies* 11, no. 12: 3251. <https://doi.org/10.3390/en11123251>
- [49] G. M. Buiatti, J. A. Martín-Ramos, C. H. Rojas Garcia, A. M. R. Amaral and A. J. Marques Cardoso, "An Online and Noninvasive Technique for the Condition Monitoring of Capacitors in Boost Converters," in IEEE Transactions on Instrumentation and Measurement, vol. 59, no. 8, pp. 2134-2143, Aug. 2010.
- [50] J. Morroni, A. Dolgov, M. Shirazi, R. Zane and D. Maksimovic, "Online Health Monitoring in Digitally Controlled Power Converters," 2007 IEEE Power Electronics Specialists Conference, Orlando, FL, 2007, pp. 112-118.
- [51] M. Al-Greer, M. Armstrong, M. Ahmeid and D. Giaouris, "Advances on System Identification Techniques for DC–DC Switch Mode Power Converter Applications," in IEEE Transactions on Power Electronics, vol. 34, no. 7, pp. 6973-6990, July 2019.
- [52] S. Roy and F. Khan, "State of health (SOH) estimation of multiple switching devices using a single intelligent gate driver module," 2018 IEEE Applied Power Electronics Conference and Exposition (APEC), San Antonio, TX, 2018, pp. 458-463.
- [53] V. A. Sankaran, F. L. Rees and C. S. Avant, "Electrolytic capacitor life testing and prediction," IAS '97. Conference Record of the 1997 IEEE Industry Applications Conference Thirty-Second IAS Annual Meeting, New Orleans, LA, USA, 1997, pp. 1058-1065.
- [54] H. Wang, M. Liserre and F. Blaabjerg, "Toward Reliable Power Electronics: Challenges, Design Tools, and Opportunities," in IEEE Industrial Electronics Magazine, vol. 7, no. 2, pp. 17-26, June 2013.
- [55] B. X. Li and K. S. Low, "Low Sampling Rate Online Parameters Monitoring of DC–DC Converters for Predictive-Maintenance Using Biogeography-Based

Optimization," in IEEE Transactions on Power Electronics, vol. 31, no. 4, pp. 2870-2879, April 2016.

[56] M. D. Malkauthekar, "Analysis of euclidean distance and Manhattan Distance measure in face recognition," Third International Conference on Computational Intelligence and Information Technology (CIIT 2013), Mumbai, 2013, pp. 503-507.

[57] J. Javed, H. Yasin and S. F. Ali, "Human movement Recognition using Euclidean Distance: A tricky approach," 2010 3rd International Congress on Image and Signal Processing, Yantai, 2010, pp. 317-321.

[58] S. Salvador and P. Chan, "Toward accurate dynamic time warping in linear time and space," Intell. Data Anal., vol. 11, pp. 561–580, Oct. 2007.

[59] H. Sakoe and S. Chiba, "Dynamic programming algorithm optimization for spoken word recognition," in IEEE Transactions on Acoustics, Speech, and Signal Processing, vol. 26, no. 1, pp. 43-49, February 1978.

[60] H. Li, X. Wan, Y. Liang and S. Gao, "Dynamic Time Warping Based on Cubic Spline Interpolation for Time Series Data Mining," 2014 IEEE International Conference on Data Mining Workshop, Shenzhen, 2014, pp. 19-26.

[61] R. Muscillo, S. Conforto, M. Schmid, P. Caselli and T. D'Alessio, "Classification of Motor Activities through Derivative Dynamic Time Warping applied on Accelerometer Data," 2007 29th Annual International Conference of the IEEE Engineering in Medicine and Biology Society, Lyon, 2007, pp. 4930-4933.

[62] K. Barczewska and A. Drozd, "Comparison of methods for hand gesture recognition based on Dynamic Time Warping algorithm," 2013 Federated Conference on Computer Science and Information Systems, Kraków, 2013, pp. 207-210.

[63] C. Junhua, L. Hua, L. Xinhao and L. Xianing, "Application of Dynamic Time Warping Algorithm in Oilfield Development," 2019 IEEE International Conference on Artificial Intelligence and Computer Applications (ICAICA), Dalian, China, 2019, pp. 64-68.

[64] V. Tuzcu and S. Nas, "Dynamic time warping as a novel tool in pattern recognition of ECG changes in heart rhythm disturbances," 2005 IEEE International Conference on Systems, Man and Cybernetics, Waikoloa, HI, 2005, pp. 182-186 Vol. 1.

- [65] F. Itakura, "Minimum prediction residual principle applied to speech recognition," in IEEE Transactions on Acoustics, Speech, and Signal Processing, vol. 23, no. 1, pp. 67-72, February 1975.
- [66] Z. Geler, V. Kurbalija, M. Ivanović, M. Radovanović and W. Dai, "Dynamic Time Warping: Itakura vs Sakoe-Chiba," 2019 IEEE International Symposium on INnovations in Intelligent SysTems and Applications (INISTA), Sofia, Bulgaria, 2019, pp. 1-6.
- [67] M. L. Gasperi, "Life prediction model for aluminum electrolytic capacitors," IAS '96. Conference Record of the 1996 IEEE Industry Applications Conference Thirty-First IAS Annual Meeting, San Diego, CA, USA, 1996, pp. 1347-1351 vol.3