Técnicas de inyección de fallos basadas en FPGAs para la evaluación de la tolerancia a fallos de tipo SEU en circuitos digitales

Repositorio e-Archivo

Ficheros en el ítem

*Click en la imagen del fichero para previsualizar.(Los elementos embargados carecen de esta funcionalidad)


Este ítem aparece en la(s) siguiente(s) colección(es)